Unconventional Computing Using Memristive Nanodevices: From Digital Computing to Brain-like Neuromorphic Accelerator
Calcul non conventionnel avec des nanocomposants memristifs : du calcul numérique aux accélérateurs neuromorphiques
Abstract
By 2020, there will be 50 to 100 billion devices connected to the Internet. Two domains of hot research
to address these high demands of data processing are the Internet of Things (IoT) and Big Data. The
demands of these new applications are increasing faster than the development of new hardware
particularly because of the slowdown of Moore’s law. The main reason of the ineffectiveness of
the processing speed is the memory wall or Von Neumann bottleneck which is comming from speed
differences between the processor and the memory. Therefore, a new fast and power-efficient hardware
architecture is needed to respond to those huge demands of data processing.
In this thesis, we introduce novel high performance architectures for next generation computing
using emerging nanotechnologies such as memristors. We have studied unconventional computing
methods both in the digital and the analog domains. However, the main focus and contribution is in
Spiking Neural Network (SNN) or neuromorphic analog computing. In the first part of this dissertation,
we review the memristive devices proposed in the literature and study their applicability in a hardware
crossbar digital architecture. At the end of part I, we review the Neuromorphic and SNN architecture.
The second part of the thesis contains the main contribution which is the development of a Neural
Network Scalable Spiking Simulator (N2S3) suitable for the hardware implementation of neuromorphic
computation, the introduction of a novel synapse box which aims at better learning in SNN platforms,
a parameter exploration to improve performance of memristor-based SNN, and finally a study of the
application of deep learning in SNN.
On estime que le nombre d’objets connectés à l’Internet atteindra 50 à 100 milliards en 2020. La
recherche s’organise en deux champs principaux pour répondre à ce défi : l’internet des objets et
les grandes masses de données. La demande en puissance de calcul augmente plus vite que le
développement de nouvelles architectures matérielles en particulier à cause du ralentissement de
la loi de Moore. La raison principale en est est le mur de la mémoire, autrement appelé le goulet
d’étranglement de Von Neumann, qui vient des différences de vitesse croissantes entre le processeur
et la mémoire. En conséquence, il y a besoin d’une nouvelle architecture matérielle rapide et économe
en énergie pour répondre aux besoins énormes de puissance de calcul.
Dans cette thèse, nous proposons de nouvelles architectures pour les processeurs de prochaine
génération utilisant des nanotechnologies émergentes telles que les memristors. Nous étudions des
méthodes de calcul non conventionnelles aussi bien numériques qu’analogiques. Notre contribution
principale concerne les réseaux de neurones à impulsion (RNI) ou architectures neuromorphiques.
Dans la première partie de la thèse, nous passons en revue les memristors existants, étudions leur
utilisation dans une architecture numérique à base de crossbars, puis introduisons les architectures
neuromorphiques. La deuxième partie contient la contribution principale : le développement d’une
simulateur d’architectures neuromorphiques (N2S3), l’introduction d’un nouveau type de synapse
pour améliorer l’apprentissage, une exploration des paramètres en vue d’améliorer les RNI, et enfin
une étude de la faisabilité des réseaux profonds dans les RNI.
Fichier principal
Mahyar_shahsavari_pHd_thesis.pdf (6.45 Mo)
Télécharger le fichier
abstract.tex (3.44 Ko)
Télécharger le fichier
acknowledment.tex (4.46 Ko)
Télécharger le fichier
ch1.tex (44.17 Ko)
Télécharger le fichier
ch2.tex (26.41 Ko)
Télécharger le fichier
ch3.tex (82.01 Ko)
Télécharger le fichier
ch4.tex (34.89 Ko)
Télécharger le fichier
ch5.tex (24.22 Ko)
Télécharger le fichier
ch6.tex (48.02 Ko)
Télécharger le fichier
ch7.tex (24.82 Ko)
Télécharger le fichier
conclusion.tex (8.51 Ko)
Télécharger le fichier
figures.zip (8.3 Mo)
Télécharger le fichier
images.zip (286.21 Ko)
Télécharger le fichier
intro.tex (20.91 Ko)
Télécharger le fichier
myThesis.bbl (47.42 Ko)
Télécharger le fichier
mythesis.bib (235.19 Ko)
Télécharger le fichier
myThesis.log (196.41 Ko)
Télécharger le fichier
myThesis.pdf (6.13 Mo)
Télécharger le fichier
myThesis.tex (3.86 Ko)
Télécharger le fichier
Nanoarch16 (1).bib (56.14 Ko)
Télécharger le fichier
Nanoarch16.bib (56.14 Ko)
Télécharger le fichier
polyglossia.sty (26.73 Ko)
Télécharger le fichier
Rrate (1).pdf (30.61 Ko)
Télécharger le fichier
Rrate (1).txt (89 B)
Télécharger le fichier
Rrate.pdf (30.61 Ko)
Télécharger le fichier
Rrate.txt (89 B)
Télécharger le fichier
Rratebeta (1).pdf (30.67 Ko)
Télécharger le fichier
Rratebeta (1).txt (110 B)
Télécharger le fichier
Rratebeta.pdf (30.67 Ko)
Télécharger le fichier
Rratebeta.txt (110 B)
Télécharger le fichier
Rratestdp (1).pdf (30.79 Ko)
Télécharger le fichier
Rratestdp (1).txt (166 B)
Télécharger le fichier
Rratestdp.pdf (30.79 Ko)
Télécharger le fichier
Rratestdp.txt (166 B)
Télécharger le fichier
Rrateth (1).pdf (30.66 Ko)
Télécharger le fichier
Rrateth (1).txt (110 B)
Télécharger le fichier
Rrateth.pdf (30.66 Ko)
Télécharger le fichier
Rrateth.txt (110 B)
Télécharger le fichier
scala (1).tex (1.04 Ko)
Télécharger le fichier
scala.tex (1.04 Ko)
Télécharger le fichier
Simulator.bib (45.51 Ko)
Télécharger le fichier
tikz-uml.sty (295.61 Ko)
Télécharger le fichier
title_page.tex (2.86 Ko)
Télécharger le fichier
Loading...