Circuit Design Steps for Nano-Crossbar Arrays: Area-Delay-Power Optimization with Fault Tolerance - Archive ouverte HAL Accéder directement au contenu
Article Dans Une Revue IEEE Transactions on Nanotechnology Année : 2020

Circuit Design Steps for Nano-Crossbar Arrays: Area-Delay-Power Optimization with Fault Tolerance

Fichier principal
Vignette du fichier
FINAL VERSION copy.pdf (3.47 Mo) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-03065940 , version 1 (13-10-2021)

Licence

Paternité - Pas d'utilisation commerciale

Identifiants

Citer

Muhammed Ceylan Morgül, L. Frontini, O. Tunali, Lorena Anghel, V. Ciriani, et al.. Circuit Design Steps for Nano-Crossbar Arrays: Area-Delay-Power Optimization with Fault Tolerance. IEEE Transactions on Nanotechnology, 2020, pp.39-53. ⟨10.1109/TNANO.2020.3044017⟩. ⟨hal-03065940⟩
46 Consultations
133 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More