Interface Traps in InAs Nanowire Tunnel-FETs and MOSFETs --Part I: Model Description and Single Trap Analysis in Tunnel-FETs - FMNT - Fédération Micro- et Nano- Technologies Accéder directement au contenu
Article Dans Une Revue IEEE Transactions on Electron Devices Année : 2013
Fichier non déposé

Dates et versions

hal-01017492 , version 1 (02-07-2014)

Identifiants

Citer

M. G. Pala, D. Esseni. Interface Traps in InAs Nanowire Tunnel-FETs and MOSFETs --Part I: Model Description and Single Trap Analysis in Tunnel-FETs. IEEE Transactions on Electron Devices, 2013, 60 (9), pp.2795-2801. ⟨10.1109/ted.2013.2274196⟩. ⟨hal-01017492⟩
33 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More