Implementation of an LDPC decoder for the DVB-S2, -T2 and -C2 standards
Implementation d'un décodeur LDPC pour les normes DVB-S2, -T2 et -C2.
Résumé
e to the Shannon limit. The performance associated with relatively easy
implementation makes this solution very attractive to the digital communicationsystems.
ThisisthecasefortheDigitalvideobroadcastingbysatellite
in the DVB-S2 standard that was the first standard including an LDPC.
This thesis subject is about the optimization of the implementation of an
LDPC decoder forthe DVB-S2, -T2 and -C2 standards. After a state-of-theart
overview, the layered decoder is chosen as the basis architecture for the
decoder implementation. We had to deal with the memory conflicts due to
the matrix structure specific to the DVB-S2, -T2, -C2 standards. Two new
contributions have been studied to solve the problem. The first is based on
theconstructionofanequivalentmatrixandtheotherreliesontherepetition
of layers. The conflicts inherent to the pipelined architecture are solved by an efficient scheduling found with the help of graph theories.
Memory size is a major point in term of area and consumption, therefore the reduction to a minimum of this memory is studied. A well defined saturation and an optimum partitioning of memory bank lead to a significant reduction compared to the state-of-the-art. Moreover, the use of single port RAM instead of dual port RAM is studied to reduce memory cost. In the last chapter we answer to the need of a decoder able to decode in
parallelx streams with a reduced cost compared to the use ofx decoders.
Les codes correcteurs dérreurs LDPC (“Low Density Parity Check” ou matrice de parité à faible densité) font partie des codes en bloc permettant de s’approcher à quelques dixième de dB de la limite de Shannon. Ces remarquables performances associées à leur relative simplicité de décodage rendent ces codes très attractifs pour les systèmes de transmissions numériques.
C’est notamment le cas pour la norme de télé-diffusion numérique par satellite (DVB-S2) et la norme de télédiffusion numérique terrestre (DVB-T2) qui utilisent un code LDPC irrégulier pour la protection de la transmission des données. Cette thèse porte sur l’optimisation de l’implémentation matérielle d’un décodeur LDPC pour les standards DVB-S2, -T2 et -C2. Après une étude de l’état de l’art, cést le décodeur par couche (layered decoder) qui a été choisi comme architecture de base à l’implémentation du décodeur. Nous nous sommes ensuite confrontés au problème des conflits mémoires inhérents à la structure particulière des standardsDVB-S2,-T2et-C2. Deux nouvelles contributions ont été apportées à la résolution de ce problème. Une basée sur la constitution d’une matrice équivalente et l’autre basée sur la répétition de couches (layers). Les conflits mémoires dues au pipeline sont quant à eux supprimés à l’aide d’un ordonnancement des layers et des matrices identités. L’espace mémoire étant un différenciateur majeur de coût d’implémentation, la réduction au minimum de la taille mémoire a été étudiée. Une saturation optimisée et un partitionnement optimal des bancs mémoires ont permis une réduction significative de l’espace mémoire par rapport à l’état de l’art. De plus, l’utilisation de RAM simple port à la place de RAM double port est aussi proposé pour réduire le coˆut mémoire. En dernière partie, nous répondons à l’objectif d’un décodeur capable de décoder plusieurs flux pour un coût réduit par rapport ´a l’utilisation de multiples décodeurs.
Domaines
Electronique
Loading...