RISC-V Word-Size Modular Instructions for Residue Number Systems - Archive ouverte HAL
Communication Dans Un Congrès Année : 2024

RISC-V Word-Size Modular Instructions for Residue Number Systems

Instructions modulaires RISC-V pour Residue Number System

Résumé

Residue Number Systems (RNS) are parallel number systems that allow the computation on large numbers. They are used in high performance digital signal processing devices and cryptographic applications. However, the rigidity of instruction set architectures of the market-dominant microprocessors limits the use of such number systems in software applications. This article presents the impact of word-size modular arithmetic specific RISC-V instructions on the software implementation of Residue Number Systems. We evaluate this impact on several RNS modular multiplication sequential algorithms. We observe that the fastest implementation uses the Kawamura et. al. base extension. Simulations of architectures with GEM5 simulator show that RNS modular multiplication with Kawamura's base extension is 2.76 times faster using specific word-size modular arithmetic instructions than pseudo-Mersenne moduli for In Order processors. It is more than 3 times for Out of Order processors. Compared to x86 architectures, RISC-V simulations show that using specific instructions requires 4.5 times less cycles in In Order processors and 8 less in Out of Order ones.

Les Residue Number systems (RNS) sont des systèmes de nombres parallèles qui permettent le calcul sur de grands nombres. Ils sont utilisés dans les dispositifs de traitement de signaux numériques à hautes performances et dans les applications cryptographiques. Cependant, la rigidité des architectures de jeux d'instructions des microprocesseurs dominants sur le marché limite l'utilisation de tels systèmes de nombres dans les applications logicielles. Cet article présente l'impact des instructions RISC-V spécifiques à l'arithmétique modulaire de taille de mot machine sur l'implémentation logicielle des systèmes RNS. Nous évaluons cet impact sur plusieurs algorithmes séquentiels de multiplication modulaire RNS. Nous observons que l'implémentation la plus rapide utilise l'extension de base de Kawamura et al. Les simulations d'architectures avec le simulateur GEM5 montrent que la multiplication modulaire RNS avec l'extension de base de Kawamura est 2,76 fois plus rapide en utilisant des instructions arithmétiques modulaires de taille de mot spécifiques que les modules pseudo-Mersenne pour les processeurs In Order. C'est plus de 3 fois pour les processeurs Out of Order. Par rapport aux architectures x86, les simulations RISC-V montrent que l'utilisation d'instructions spécifiques nécessite 4,5 fois moins de cycles dans les processeurs In Order et 8 fois moins dans les processeurs Out of Order.
Fichier principal
Vignette du fichier
main.pdf (525.75 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-04790909 , version 1 (21-11-2024)

Identifiants

Citer

Laurent-Stéphane Didier, Jean-Marc Robert. RISC-V Word-Size Modular Instructions for Residue Number Systems. Future Technologies Conference (FTC) 2024, The Science and Information (SAI) Organization, Nov 2024, London, United Kingdom. pp.68-86, ⟨10.1007/978-3-031-73122-8_5⟩. ⟨hal-04790909⟩

Collections

UNIV-TLN IMATH
0 Consultations
0 Téléchargements

Altmetric

Partager

More