Optimisation de la structure double RESURF d’un transistor JFET latéral SiC-4H pour le développement de convertisseurs de puissance intégrés - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2006

Optimisation de la structure double RESURF d’un transistor JFET latéral SiC-4H pour le développement de convertisseurs de puissance intégrés

Résumé

La conception d’un transistor JFET latéral en SiC a été réalisée, dans le but de concevoir un système de puissance intégré. Sa structure a été développée à l’aide du logiciel de simulation MEDICITM par la méthode des éléments finis. Pour répondre aux spécifications technologiques et électriques exigées (tenue en tension de 600 V, supportant quelques A à l'état passant), l’optimisation du JFET nous a conduit à la conception d’une architecture utilisant le double effet RESURF. Cette structure permet d’améliorer la répartition du champ électrique dans les différentes régions du JFET et de diminuer également la valeur de la résistance à l’état passant. Une structure planaire a été retenue en favorisant le dopage des différentes régions par implantation ionique et en réduisant le nombre de couches épitaxiales. La géométrie choisie du composant est une structure en peigne, permettant d'augmenter la largeur du canal tout en optimisant la surface du composant.

Mots clés

Fichier principal
Vignette du fichier
EPF_article.pdf (1.23 Mo) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-04619604 , version 1 (21-06-2024)

Identifiants

  • HAL Id : hal-04619604 , version 1

Citer

Johnny Gié, Mihai Lazar, Pierre Brosselard, Dominique Planson, Christophe Raynaud. Optimisation de la structure double RESURF d’un transistor JFET latéral SiC-4H pour le développement de convertisseurs de puissance intégrés. 11ème colloque Electronique de Puissance du Futur, Jul 2006, Grenoble, France. ⟨hal-04619604⟩
0 Consultations
0 Téléchargements

Partager

Gmail Mastodon Facebook X LinkedIn More