Standalone Nested Loop Acceleration on CGRAs for Signal Processing Applications - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2024

Standalone Nested Loop Acceleration on CGRAs for Signal Processing Applications

Fichier principal
Vignette du fichier
DASIP24_HAL.pdf (736.26 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Licence : CC BY NC ND - Paternité - Pas d'utilisation commerciale - Pas de modification

Dates et versions

hal-04505187 , version 1 (14-03-2024)

Identifiants

  • HAL Id : hal-04505187 , version 1

Citer

Chilankamol Sunny, Satyajit Das, Kevin J M Martin, Philippe Coussy. Standalone Nested Loop Acceleration on CGRAs for Signal Processing Applications. DASIP 2024: Workshop on Design and Architectures for Signal and Image Processing, Jan 2024, Munich, Germany. ⟨hal-04505187⟩
0 Consultations
2 Téléchargements

Partager

Gmail Facebook X LinkedIn More