Lossless Differential Table Compression for Hardware Function Evaluation
Compression de table sans perte pour l'évaluation matérielle de fonctions
Résumé
Hsiao et al. recently introduced, in the context of multipartite table methods, a lossless compression technique that replaces a table of numerical values with two smaller tables and one addition. The present work improves this technique and the resulting architecture by exposing a wider implementation space, and an exhaustive but fast algorithm exploring this space. It also shows that this technique has many more applications than originally published, and that in many of these applications the addition is for free in practice. These contributions are implemented in the open-source FloPoCo core generator and evaluated on FPGA and ASIC, reducing area up to a factor 2.
Hsiao et al. ont récemment introduit une technique de compression dans le contexte de la methode des tables multipartite qui remplace une table de valeurs numeriques par deux tables plus petites et une addition. Le présent travail améliore cette technique et les architectures qui en découlent en explorant un plus grand espace d'implementation et un algorithme d'exploration exhaustif mais rapide. Cet article montre aussi qu'un plus grand nombre d'appliations sont possibles et que dans nombre d'entre elles le coût de l'addition ajoutée est négligeable. Ces contributions sont implémentées dans le framework open-source FloPoCo et ont été évlaué à la fois sur FPGA et ASIC en réduisant de la surface occupée jusqu'à 50%.
| Origine | Fichiers produits par l'(les) auteur(s) |
|---|