Le domaine des interfaces cerveau-machine est en constante expansion depuis les années 70. Si l'emploi direct des solutions non-invasives à base d'électroencéphalographie tend à manquer de précision, il est possible de gommer ce défaut en modélisant un modèle volumique à partir des mesures surfaciques. Cette résolution du problème inverse demande une grande quantité de calculs, souvent composés d'opérations non-linéaires. Cette modélisation demande donc un temps de traitement par processeur généraliste de l'ordre de plusieurs minutes à plusieurs heures, incompatible avec un système interagissant avec un être humain. Il est par conséquent intéressant d'étudier la possibilité d'accélérer ces calculs en les déportant sur un circuit dédié afin de profiter d'un grand potentiel de parallélisation. Ce papier présente les travaux en cours pour déporter une partie de ces calculs sur cible FPGA via un lien PCIe.