Using Compact MOS Models for Hierarchical Sizing and Biasing of Analog IPs - Archive ouverte HAL
Poster De Conférence Année : 2011

Using Compact MOS Models for Hierarchical Sizing and Biasing of Analog IPs

Farakh Javid
  • Fonction : Auteur
  • PersonId : 970323
Circuits Intégrés Numériques et Analogiques
Ramy Iskander
  • Fonction : Auteur
  • PersonId : 969946
Circuits Intégrés Numériques et Analogiques
Marie-Minerve Louërat
Circuits Intégrés Numériques et Analogiques
Damien Dupuis
  • Fonction : Auteur
  • PersonId : 978194
Circuits Intégrés Numériques et Analogiques

Domaines

Informatique [cs]

Lip6 Publications  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01286039

Soumis le : jeudi 10 mars 2016-11:02:36

Dernière modification le : mardi 11 avril 2023-15:16:28

Fichier non déposé

Dates et versions

hal-01286039 , version 1 (10-03-2016)

Identifiants

  • HAL Id : hal-01286039 , version 1

Citer

Farakh Javid, Ramy Iskander, Marie-Minerve Louërat, Damien Dupuis. Using Compact MOS Models for Hierarchical Sizing and Biasing of Analog IPs. IEEE MOS-AK/GSA Workshop, Apr 2011, Paris, France. IEEE MOS-AK/GSA Workshop, pp.1-2. ⟨hal-01286039⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UPMC CNRS LIP6 LIP6-CIAN SORBONNE-UNIVERSITE SU-SCIENCES
97 Consultations
0 Téléchargements

Partager

More