Communication Dans Un Congrès GDR System On Chip System In Package (GDR SOC_SIP'06) Année : 2006

Qualification et génération de vecteurs pour la validation et le test de production de systèmes analogiques, mixtes et RF

Résumé

L'augmentation de la complexité des systèmes sur puce mixtes et RF (SoC AMS&RF) rend difficile leur test. En effet, les défauts pouvant apparaître lors de la conception et la fabrication de ces circuits sont de plus en plus difficilement observables et contrôlables. Plusieurs méthodes de test ont déjà été développées pour les composants RF élémentaires mais ces méthodes conduisent à des temps de simulation rédhibitoires pour la génération des tests de SoC AMS&RF. Ainsi, nous proposons une méthode pour la qualification et la génération de vecteurs de test basée sur l'injection et la simulation de fautes au niveau comportemental. Cette approche est validée sur un IC, développé par ST Microelectronics, réalisant le front-end RF d'un système d'émission-réception WCDMA.

Fichier principal
Vignette du fichier
GdR_SoC_SiP_2007.pdf (109.29 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)
Licence

Dates et versions

hal-00250407 , version 1 (12-02-2008)

Licence

Identifiants

  • HAL Id : hal-00250407 , version 1

Citer

Yves Joannon, Vincent Beroulle, Chantal Robach, Smail Tedjini, Jean-Louis Carbonero. Qualification et génération de vecteurs pour la validation et le test de production de systèmes analogiques, mixtes et RF. GdR SoC-SiP, 2006, ¨Paris, France. pp.1. ⟨hal-00250407⟩

Collections

168 Consultations
199 Téléchargements

Partager

  • More