Mechanical and electrical analysis of a strained liner effect in 35nm FDSOI devices with ultra-thin silicon channels
Claire Haaser-Gallon
(1, 2)
,
Claire Fenouillet-Beranger
(3)
,
Stéphane Denorme
(1)
,
Frédéric Boeuf
(1)
,
Vincent Fiori
(1)
,
Nicolas Loubet
(1)
,
Anne Vandooren
(4)
,
Thomas Kormann
(5)
,
Melvin Broekaart
(5)
,
Pascal Gouraud
(1)
,
François Leverd
(1)
,
Grégory Imbert
(1)
,
Catherine Chaton
(3)
,
Cyrille Laviron
(3)
,
Laurence Gabette
(5)
,
Franck Vigilant
(5)
,
Philippe Garnier
(1)
,
Hélène Bernard
(1)
,
Alexandre Tarnowka
(5)
,
Roland Pantel
(1)
,
Sorin Cristoloveanu
(2)
,
Frédéric Pionnier
(1)
,
Stéphane Jullian
(5)
,
Thomas Skotnicki
(6, 1)
1
STMicroelectronics
2 IMEP-LAHC - Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'Hyperfréquences et Caractérisation
3 CEA-LETI - Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information
4 Freescale Semiconducteurs
5 Philips France Semiconducteurs
6 IMEP - Institut de Microélectronique, Electromagnétisme et Photonique
2 IMEP-LAHC - Institut de Microélectronique, Electromagnétisme et Photonique - Laboratoire d'Hyperfréquences et Caractérisation
3 CEA-LETI - Commissariat à l'énergie atomique et aux énergies alternatives - Laboratoire d'Electronique et de Technologie de l'Information
4 Freescale Semiconducteurs
5 Philips France Semiconducteurs
6 IMEP - Institut de Microélectronique, Electromagnétisme et Photonique
Claire Haaser-Gallon
- Fonction : Auteur
- PersonId : 910466
Sorin Cristoloveanu
- Fonction : Auteur
- PersonId : 172108
- IdHAL : sorin-cristoloveanu
- ORCID : 0000-0002-3576-5586
- IdRef : 030493188
Thomas Skotnicki
- Fonction : Auteur
- PersonId : 868143
Résumé
We study the effects of a strained contact etch stop layer (CESL) on fully depleted (FD) silicon-on-insulator (SOI) devices with ultra thin silicon channels. As expected from extensive simulation analysis, the electrical results demonstrate that in spite of the raised source/drain architecture, the stress is effectively transferred from the liner into the underlying channel. Using a tensile liner for the n-type metal–oxide–semiconductor field effect transistor (nMOS) and a compressive liner for the p-type metal–oxide–semiconductor field effect transistor (pMOS), transistor performance enhancements of 10% and 17%, respectively, were obtained. Moreover, with a tensile (/compressive) liner, tensile (/compressive) edge effects become dominant for short devices whereas the stress becomes less tensile (/compressive) for longer devices. Indeed, the balance between these two contributions and the strain level in the channel are highly dependent on geometrical parameters (W, Lgate).