Exploration des architectures reconfigurables avec l’outil Verilog-To-Routing (VTR)
Résumé
Le projet Verilog to Routing (VTR) fournit des outils de CAO (Conception Assitée par Ordinateur) à code source ouvert pour la recherche sur l’architecture et le CAO des FPGA. Le flot VTR prend en entrée une description Verilog d’un circuit numérique, et une description de l’architecture FPGA cible (architecture FPGA ouverte). Il effectue ensuite les opérations d’élaboration & Synthèse (ODIN II + Yosys), d’optimisation logique et cartographie technologique (ABC), d’analyse de l’empaquetage, du placement, du routage (VPR) pour produire des résultats sur la vitesse (délai de chemin critique), la surface du FPGA, etc. Les fichiers de sorties du placement «.place) » et du routage « .route » représentent l’ensemble des configurations nécessaire pour mettre en œuvre le circuit conçu par l’utilisateur. VTR peut également produire des informations (exemple, fichier « .fasm ») nécessaires à la génération de flux binaires pour cibler les dispositifs FPGA réels. Dans l’atelier, nous proposons de découvrir VTR qui est un outil open source. Cet atelier sera composé d’une introduction et de quelques ateliers pratiques pour montrer les différents étapes pour la conception d’une architecture numérique à partir de la définition d’une architecture matérielle FPGA .
Origine | Fichiers produits par l'(les) auteur(s) |
---|