In-Place Memory Mapping Approach for Optimized Parallel Hardware Interleaver Architectures - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2015
Fichier non déposé

Dates et versions

hal-02511081 , version 1 (18-03-2020)

Identifiants

Citer

Saeed Ur Reehman, Cyrille Chavet, Philippe Coussy, Awais Sani. In-Place Memory Mapping Approach for Optimized Parallel Hardware Interleaver Architectures. Design, Automation and Test in Europe, Mar 2015, Grenoble, France. pp.896-899, ⟨10.7873/DATE.2015.1055⟩. ⟨hal-02511081⟩
8 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More