Implementation of a low complexity algorithm for BCH block Turbo decoding on Digital Signal Processor - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 1999

Implementation of a low complexity algorithm for BCH block Turbo decoding on Digital Signal Processor

Implementation of a low complexity algorithm for BCH block Turbo decoding on Digital Signal Processor

André Goalic
  • Fonction : Auteur
  • PersonId : 866471
Nadine Chapalain
  • Fonction : Auteur
Ramesh Pyndiah

Résumé

*
Fichier non déposé

Dates et versions

hal-02480816 , version 1 (17-02-2020)

Identifiants

  • HAL Id : hal-02480816 , version 1

Citer

André Goalic, Nadine Chapalain, Ramesh Pyndiah. Implementation of a low complexity algorithm for BCH block Turbo decoding on Digital Signal Processor. ICSPAT'99 Conférence, Orlando USA, Nov 1999, Orlando, Florida, États-Unis. ⟨hal-02480816⟩
9 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More