Low Power In-Memory Implementation of Ternary Neural Networks with Resistive RAM-Based Synapse - Archive ouverte HAL
Communication Dans Un Congrès Année : 2020

Low Power In-Memory Implementation of Ternary Neural Networks with Resistive RAM-Based Synapse

Fichier principal
Vignette du fichier
AICAS2020_Laborieux.pdf (2.45 Mo) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-02403984 , version 1 (06-05-2021)

Identifiants

Citer

Axel Laborieux, Marc Bocquet, Tifenn Hirtzlin, Jacques-Olivier Klein, L Herrera Diez, et al.. Low Power In-Memory Implementation of Ternary Neural Networks with Resistive RAM-Based Synapse. 2nd IEEE International Conference on Artificial Intelligence Circuits and Systems (AICAS), 2020, Genova (virtual), Italy. ⟨10.1109/AICAS48895.2020.9073877⟩. ⟨hal-02403984⟩
256 Consultations
55 Téléchargements

Altmetric

Partager

More