Low Power In-Memory Implementation of Ternary Neural Networks with Resistive RAM-Based Synapse - Archive ouverte HAL
Communication Dans Un Congrès Année : 2020

Low Power In-Memory Implementation of Ternary Neural Networks with Resistive RAM-Based Synapse

Domaines

Micro et nanotechnologies/Microélectronique
Fichier principal
Vignette du fichier
AICAS2020_Laborieux.pdf (2.45 Mo) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Marc Bocquet  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-02403984

Soumis le : jeudi 6 mai 2021-09:41:11

Dernière modification le : mardi 3 septembre 2024-11:16:05

Archivage à long terme le : samedi 7 août 2021-18:23:01

Télécharger pour visualiser

Dates et versions

hal-02403984 , version 1 (06-05-2021)

Identifiants

Citer

Axel Laborieux, Marc Bocquet, Tifenn Hirtzlin, Jacques-Olivier Klein, L Herrera Diez, et al.. Low Power In-Memory Implementation of Ternary Neural Networks with Resistive RAM-Based Synapse. 2nd IEEE International Conference on Artificial Intelligence Circuits and Systems (AICAS), 2020, Genova (virtual), Italy. ⟨10.1109/AICAS48895.2020.9073877⟩. ⟨hal-02403984⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CEA UNIV-TLN CNRS UNIV-AMU IM2NP DRT CEA-UPSAY UNIV-PARIS-SACLAY CEA-DRF LETI CEA-GRE ANR GS-ENGINEERING GS-PHYSIQUE INSTITUT-SCIENCES-LUMIERE C2N RENATECH
256 Consultations
55 Téléchargements

Altmetric

Partager

More