Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2007

Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits

C. Lazzari
F. Lima
  • Fonction : Auteur
Ricardo Reis
  • Fonction : Auteur
  • PersonId : 844036
Fichier non déposé

Dates et versions

hal-01408792 , version 1 (05-12-2016)

Licence

Paternité - Pas d'utilisation commerciale

Identifiants

  • HAL Id : hal-01408792 , version 1

Citer

C. Lazzari, F. Lima, Lorena Anghel, Ricardo Reis. Efficient Transistor Sizing for Soft Error Protection in Combinational Logic Circuits. 2nd International Workshop on Dependable Circuit Design (DECIDE’07), Dec 2007, Buenos Aires, Argentina. ⟨hal-01408792⟩

Collections

UGA CNRS TIMA
64 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More