Génération et optimisation de vecteurs de test pour des composants analogiques et mixtes
Résumé
Les progrès que connaît le domaine de l'intégration des circuits intégrés, ainsi que l'évolution croissante des marchés des télécommunications, rend le test des circuits analogiques, mixtes et radio fréquences, de plus en plus complexe et difficile, voire coûteux. Cet article décrit une nouvelle technique permettant de faire un tel test dans la puce même, et présente un outil CAO qui sera intégré sous Cadence permettant de programmer les circuits de test. L'objet principal de ce travail est dajouter de nouvelles fonctionnalités à cet outil permettant la génération optimale dans la puce de différents types de signaux. Pour cela, la méthode W.A.R.G.A. (Weighted Average Ranking Genetic Algorithm) basée sur la relation de dominance de Pareto et sur les algorithmes génétiques a été utilisée. Celle-ci a donné de bons résultats après lavoir comparée à la méthode Montecarlo.