Design-for-Test Approach of an Asynchronous Network-on-Chip Architecture and its Associated Test Pattern Generation and Application - Archive ouverte HAL
Article Dans Une Revue IET Computers & Digital Techniques Année : 2009

Design-for-Test Approach of an Asynchronous Network-on-Chip Architecture and its Associated Test Pattern Generation and Application

Domaines

Micro et nanotechnologies/Microélectronique

Vincent Beroulle  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01105280

Soumis le : mardi 20 janvier 2015-10:16:09

Dernière modification le : mercredi 18 décembre 2024-10:11:17

Fichier non déposé

Dates et versions

hal-01105280 , version 1 (20-01-2015)

Identifiants

Citer

Xuan-Tu Tran, Yvain Thonnart, Jean Durupt, Vincent Beroulle, Chantal Robach. Design-for-Test Approach of an Asynchronous Network-on-Chip Architecture and its Associated Test Pattern Generation and Application. IET Computers & Digital Techniques, 2009, 3 (5), pp.487-500. ⟨10.1049/iet-cdt.2008.0072⟩. ⟨hal-01105280⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CEA UGA LCIS DRT LETI CEA-GRE
100 Consultations
0 Téléchargements

Altmetric

Partager

More