Automatisation de la vérification du réseau ESD sur silicium : un enjeu majeur pour les circuits intégrés en technologies CMOS avancées - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2014

Automatisation de la vérification du réseau ESD sur silicium : un enjeu majeur pour les circuits intégrés en technologies CMOS avancées

Résumé

La diminution des dimensions de gravure, la hausse de la fréquence de fonctionnement ainsi que la baisse des tensions d'alimentation des circuits intégrés en technologies CMOS avancées ont conduit les fabricants majeurs de semi-conducteurs à modifier leurs méthodes d'assemblage boîtier pour minimiser les éléments parasites RLC sur les chemins d'alimentation. Cette amélioration de performances fonctionnelles s'est cependant avérée être une nouvelle source de danger pour la robustesse des circuits intégrés, en créant des points d'injection possibles dans le coeur des circuits intégrés lors d'un événement ESD. La stratégie classique de protection ESD, embarquée directement sur le silicium, a également dû être modifiée en conséquence. Il n'existe toutefois pas d'outils commerciaux d'analyse rapide systématique de ce nouveau type de réseau ESD, disséminé dans le coeur et plus uniquement dans la couronne d'entrées/sorties. Ce document expose les difficultés auxquelles devra faire face l'outil que nous projetons de concevoir : ESD IP Explorer.
Fichier principal
Vignette du fichier
Symposium_SGE2014_MFER_BVIALE_ver2_0.pdf (443.4 Ko) Télécharger le fichier
SGE_2014_Article_Final_Benjamin_Viale.pdf (988.45 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Origine : Fichiers produits par l'(les) auteur(s)
Loading...

Dates et versions

hal-01065226 , version 1 (18-09-2014)

Identifiants

  • HAL Id : hal-01065226 , version 1

Citer

Benjamin Viale, Bruno Allard, Philippe Galy, Mathieu Fer. Automatisation de la vérification du réseau ESD sur silicium : un enjeu majeur pour les circuits intégrés en technologies CMOS avancées. Symposium de Génie Electrique (SGE'14), Jul 2014, Cachan, France. ⟨hal-01065226⟩
239 Consultations
226 Téléchargements

Partager

Gmail Facebook X LinkedIn More