Les processeurs à jeu d'instructions sont actuellement omniprésents dans les systèmes sur puce (SoC : System on Chip). Des architectures dédiées peuvent être conçues spécifiquement pour un système. Toutefois, dans la majorité des cas, des processeurs généralistes sont employés afin de réduire le temps de conception et de mise sur le marché des systèmes. L'utilisation de processeurs généralistes a cependant des inconvénients, comme la surface silicium occupée et son coût énergétique. Cette inefficacité est en partie due à l'inadéquation entre le jeu d'instructions des processeurs génériques et les besoins applicatifs. Cette inadéquation est problématique lors de la conception de systèmes embarqués fortement contraints en surface et en consommation d'énergie. Dans cet article nous proposons une méthodologie permettant de réduire le jeu d'instructions du processeur et par voie de conséquence sa complexité matérielle afin de l'adapter au mieux aux besoins applicatifs. L'approche proposée a été évaluée sur deux processeurs généralistes dont les architectures sont disponibles en open source. Les résultats obtenus démontrent que le gain moyen en ce qui concerne la surface et la consommation d'énergie atteint en moyenne 20 % pour des implantations matérielles sur cibles ASIC et FPGA.