Hierarchical and Multiple-Clock Domain High-Level Synthesis for Low-Power Design on FPGA - Archive ouverte HAL
Communication Dans Un Congrès Année : 2010

Hierarchical and Multiple-Clock Domain High-Level Synthesis for Low-Power Design on FPGA

Ghizlane Lebreton
  • Fonction : Auteur
Laboratoire des sciences et techniques de l'information, de la communication et de la connaissance (UMR 3192)
Philippe Coussy
Lab-STICC_UBS_CACS_MOCS
Dominique Heller
  • Fonction : Auteur
  • PersonId : 929408
Lab-STICC_UBS_CACS_MOCS
Eric Martin
  • Fonction : Auteur
  • PersonId : 831063
Lab-STICC_UBS_CACS_MOCS

Philippe Coussy  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-00663229

Soumis le : jeudi 26 janvier 2012-14:11:25

Dernière modification le : mardi 27 août 2024-12:42:55

Fichier non déposé

Dates et versions

hal-00663229 , version 1 (26-01-2012)

Identifiants

  • HAL Id : hal-00663229 , version 1

Citer

Ghizlane Lebreton, Philippe Coussy, Dominique Heller, Eric Martin. Hierarchical and Multiple-Clock Domain High-Level Synthesis for Low-Power Design on FPGA. International Conference on Field Programmable Logic and Applications, Aug 2009, Italy. pp.464-468. ⟨hal-00663229⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-BREST CNRS UBS LAB-STICC_UBS ENIB LAB-STICC_ENIB LAB-STICC
118 Consultations
0 Téléchargements

Partager

More