La Prédiction de Branchement (PB) est une technique largement utilisée dans les microprocesseurs pour optimiser les performances des architectures pipelines. Dans cet article, nous présentons des travaux exploratoires autour d'une approche permettant de combiner la spéculation d'opérations et la prédiction de branchement dans la Synthèse de Haut Niveau (HLS). Dans le flot de conception que nous proposons, le CDFG (flot de contrôle et de données), obtenu par compilation de l'application à synthétiser, est dans un premier temps partitionné afin de limiter les possibilités de spéculation des opérations. Les opérations appartenant à des blocs linéaires d'instructions mutuellement exclusifs et retenues pour être spéculées sont ensuite couplées afin de réduire le nombre de scenarios d'ordonnancement possible et donc la complexité du contrôleur. Les opérations sont finalement ordonnancées et assignées à des opérateurs avant que l'architecture de niveau RTL, décrite en VHDL, ne soit générée. L'apport des techniques de prédiction de branchement dans la Synthèse de Haut Niveau ainsi que leurs effets sur la surface et la latence d'une architecture sont évalués via des premiers résultats expérimentaux.