Impact of the gate layout on the performance of RF power nLDMOSFETs integrated in a 0.13-µm CMOS technology - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2009

Impact of the gate layout on the performance of RF power nLDMOSFETs integrated in a 0.13-µm CMOS technology

D. Fournier
  • Fonction : Auteur
E. Delos
  • Fonction : Auteur
M. Buczko
  • Fonction : Auteur
P. Scheer
  • Fonction : Auteur
D. Gloria
  • Fonction : Auteur
Christophe Gaquière
P. Chevalier
  • Fonction : Auteur
Fichier non déposé

Dates et versions

hal-00575454 , version 1 (10-03-2011)

Identifiants

  • HAL Id : hal-00575454 , version 1

Citer

D. Fournier, D. Ducatteau, E. Delos, M. Buczko, P. Scheer, et al.. Impact of the gate layout on the performance of RF power nLDMOSFETs integrated in a 0.13-µm CMOS technology. IEEE Topical Symposium on Power Amplifiers for Wireless Communications, PASymposium, 2009, San Diego, CA, United States. ⟨hal-00575454⟩
19 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More