Development and material optimization of resistive valence change memories for computing-in-memory
Développement et optimisation au niveau des matériaux des mémoires résistives à changement de valence pour le calcul-en-mémoire
Résumé
Le développement des technologies de mémoires résistives non-volatiles a permis d’explorer de nouvelles approches de calcul plus performantes que celles basées sur l’architecture conventionnelle de von Neumann. Notamment, l’approche de calcul-en-mémoire propose une solution à l’étranglement de von Neumann en poussant l’idée de concevoir une architecture où il n’y a pas de séparation physique entre le processeur et la mémoire. Cette approche repose sur les propriétés uniques des mémoires résistives (mémristors) lorsqu’elles sont agencées en réseaux crossbar, où les fonctions de sommation et de multiplication s’implémentent de manière naturelle. De plus, la compatibilité de ces mémoires pour une intégration avec les technologies CMOS conventionnelles offre des capacités agressives de miniaturisation et d’efficacité énergétique. Pour répondre aux exigences de cette intégration, cette thèse a porté d’abord sur le développement du procédé de dépôt du matériau à commutation de résistance (TiO2). L’influence de la concentration de défauts sur les propriétés optiques, structurales et sur la composition chimique du TiO2 a été évaluée. Par la suite, le matériau à commutation de résistance développé a été utilisé pour la fabrication de mémristors de structure TiN/Al2O3/TiO2-x/Ti/TiN/Al. Le procédé de fabrication utilisé est compatible CMOS et s’est basé sur le procédé damascène pour réduire la rugosité de surface des électrodes afin de minimiser la variabilité entre composants (device-to-device variability). Les caractéristiques électriques des mémristors ont été évaluées en quasi-statique ainsi qu’en utilisant des courtes impulsions de tension pour reproduire les conditions réelles d’opération. Les propriétés de commutation résistive analogique ainsi que les fonctions synaptiques de potentialisation et de dépression à long terme ont été démontré. Les mémristors fabriqués peuvent stocker jusqu’à 3 bits avec une stabilité temporelle satisfaisante. Pour réduire les tensions de forming de nos composants, des stratégies combinant la modulation de la concentration de défauts et l’épaisseur du matériau actif ainsi qu’une étape de traitement thermique post-dépôt ont été étudiées. Cette thèse a permis de mettre en oeuvre un procédé de dépôt du matériau à commutation de résistance, d’évaluer les caractéristiques électriques des mémristors et leur potentiel à implémenter les fonctions synaptiques, ainsi que d’explorer des stratégies pertinentes qui peuvent minimiser l’influence des tensions de forming sur l’opération optimale des réseau crossbar.
Le développement des technologies de mémoires résistives non-volatiles a permis d’explorer de nouvelles approches de calcul plus performantes que celles basées sur l’architecture conventionnelle de von Neumann. Notamment, l’approche de calcul-en-mémoire propose une solution à l’étranglement de von Neumann en poussant l’idée de concevoir une architecture où il n’y a pas de séparation physique entre le processeur et la mémoire. Cette approche repose sur les propriétés uniques des mémoires résistives (mémristors) lorsqu’elles sont agencées en réseaux crossbar, où les fonctions de sommation et de multiplication s’implémentent de manière naturelle. De plus, la compatibilité de ces mémoires pour une intégration avec les technologies CMOS conventionnelles offre des capacités agressives de miniaturisation et d’efficacité énergétique. Pour répondre aux exigences de cette intégration, cette thèse a porté d’abord sur le développement du procédé de dépôt du matériau à commutation de résistance (TiO2). L’influence de la concentration de défauts sur les propriétés optiques, structurales et sur la composition chimique du TiO2 a été évaluée. Par la suite, le matériau à commutation de résistance développé a été utilisé pour la fabrication de mémristors de structure TiN/Al2O3/TiO2-x/Ti/TiN/Al. Le procédé de fabrication utilisé est compatible CMOS et s’est basé sur le procédé damascène pour réduire la rugosité de surface des électrodes afin de minimiser la variabilité entre composants (device-to-device variability). Les caractéristiques électriques des mémristors ont été évaluées en quasi-statique ainsi qu’en utilisant des courtes impulsions de tension pour reproduire les conditions réelles d’opération. Les propriétés de commutation résistive analogique ainsi que les fonctions synaptiques de potentialisation et de dépression à long terme ont été démontré. Les mémristors fabriqués peuvent stocker jusqu’à 3 bits avec une stabilité temporelle satisfaisante. Pour réduire les tensions de forming de nos composants, des stratégies combinant la modulation de la concentration de défauts et l’épaisseur du matériau actif ainsi qu’une étape de traitement thermique post-dépôt ont été étudiées. Cette thèse a permis de mettre en oeuvre un procédé de dépôt du matériau à commutation de résistance, d’évaluer les caractéristiques électriques des mémristors et leur potentiel à implémenter les fonctions synaptiques, ainsi que d’explorer des stratégies pertinentes qui peuvent minimiser l’influence des tensions de forming sur l’opération optimale des réseau crossbar.