Design and fabrication of non-linear tunnel-based selectors - Archive ouverte HAL
Thèse Année : 2022

Design and fabrication of non-linear tunnel-based selectors

Conception et fabrication de sélecteurs non-linéaire à base d'effet tunnel

Résumé

The scaling limit of conventional memories (DRAM, SRAM, FLASH) is about to be reached. The dimensions of these memories based on transistors will stop decreasing in the years to come. To continue to reduce the size of electronic circuits while improving performance, manufacturers must now use new approaches that have led to a paradigm shift in the microelectronics industry. One of these approaches is monolithic 3D integration which consists of increasing the surface density of devices by stacking them along the vertical axis and/or by adding functionalities beyond crystalline silicon in an electronic chip. For example, next-generation memories could be integrated into the metal interconnect part of a CMOS chip. Several emerging memories are developed with the aim of adding functionalities in metallic interconnects and are integrated in the form of a crossbar array. However, leakage current problems are almost inherent to large crossbar arrays and require the addition of an access device, called a selector device, in series with each memory point to minimize leakage currents. The aim of this thesis is to design and manufacture a tunnel-based non-linear selector compatible with standard industrial manufacturing techniques which could be implemented at the level of the interconnections of a CMOS chip. Simulation based on tunnel e ect was carried out in order to optimize the theoretical performances of the selector and selectors based on titanium oxide and tantalum oxide were fabricated and characterized in temperature in order to understand the dominant conduction mechanisms.
Il est de plus en plus di cile de diminuer la taille des mémoires conventionnelles (DRAM, SRAM, FLASH). En e et, les dimensions de ces mémoires basées sur les transistors vont cesser de diminuer dans les années à venir pour des raisons physiques et économiques. Pour continuer de diminuer la taille des circuits électroniques tout en améliorant les performances, les fabricants doivent maintenant utiliser de nouvelles approches qui ont mené à un changement de paradigme dans l'industrie de la microélectronique. Une de ces approches est l'intégration 3D monolithique qui consiste à augmenter la densité surfacique de dispositif en empilant ceux-ci selon l'axe verticale et/ou en rajoutant des fonctionnalit és au-delà du silicium cristallin dans une puce électronique. Par exemple, des mémoires de nouvelle génération pourraient être intégrées dans la partie des interconnexions mé- talliques d'une puce CMOS. Plusieurs mémoires émergentes sont développées dans le but de rajouter des fonctionnalités dans les interconnexions métalliques et sont intégrées sous forme de matrice croisée. Cependant, des problèmes de courant de fuite sont presque inhé- rents aux matrices croisées de grande dimension et nécessitent l'ajout de dispositif d'accès, appelé sélecteur, en série avec chaque point mémoire pour minimiser les courants de fuite. Le but de cette thèse est de concevoir et de fabriquer un sélecteur à base d'e et tunnel compatible avec les techniques de fabrications industrielles standard qui pourrait être implanté au niveau des interconnexions d'une puce CMOS. La simulation de courant à base d'e et tunnel a été e ectué a n d'optimiser les performances théoriques du sélecteur. Des sélecteurs à base d'oxyde de titane et de tantale ont été fabriqués et caractérisés en température a n de comprendre les mécanismes de conduction dominants.
Fichier non déposé

Dates et versions

tel-03873600 , version 1 (27-11-2022)

Identifiants

  • HAL Id : tel-03873600 , version 1

Citer

Maxime Plourde. Design and fabrication of non-linear tunnel-based selectors. Engineering Sciences [physics]. Université de Sherbrooke, 2022. English. ⟨NNT : ⟩. ⟨tel-03873600⟩
30 Consultations
0 Téléchargements

Partager

More