Formalizing On Chip Communications in a Functional Style - Archive ouverte HAL Access content directly
Theses Year : 2006

Formalizing On Chip Communications in a Functional Style

Une formalisation fonctionnelle des communications sur la puce

(1)
1

Abstract

This thesis presents a formal model that represents any on-chip
communication architecture. This model is described mathematically by a function, named GeNoC. The correctness of GeNoC is expressed as a theorem, which states that messages emitted on the architecture reach their expected destination without any modification of their content. The model identifies the key constituents common to all communication architectures and their essential properties, from which the proof of the GeNoC theorem is deduced. Each constituent is represented by a function, which has no explicit definition, but that is constrained to satisfy the essential properties. Thus, the validation of a particular architecture is reduced to the proof that its concrete definition satisfies the essential properties. In practice, the model has been defined in the logic of the ACL2 theorem proving system. We defined a methodology that yields a systematic approach to the validation of communication architectures at a high level of abstraction. To validate our approach, we exhibit several architectures that constitute concrete instances of the generic model GeNoC. Some of these applications come from industrial designs, such as the AMBA AHB bus or the Octagon network from ST Microelectronics.
Cette thèse présente un modèle formel représentant toute architecture de communication sur la puce. Ce modèle est mathématiquement décrit par une fonction nommée GeNoC. La correction de GeNoC est exprimée par un théorème montrant que tout message émis atteint sa destination sans modification de l'information qu'il transporte. Le modèle identifie les composantes communes à toute architecture et leurs propriétés essentielles, à partir desquelles est déduite la preuve du théorème sur GeNoC. Chaque composante est représentée par une fonction sans définition explicite, mais contrainte de satisfaire ses propriétés essentielles. Ainsi, la validation de toute architecture particulière consiste en la preuve que les définitions concrètes de ses composantes satisfont les propriétés essentielles. En pratique, ce formalisme a été réalisé dans la logique du démonstrateur de théorèmes ACL2. Une méthodologie associée au modèle fournit un support systématique pour la spécification et la validation des architectures de communication sur la puce à un haut niveau d'abstraction. Pour valider notre approche, nous avons exhibé différentes architectures constituant autant de concrétisations du modèle générique GeNoC. Ces concrétisations comprennent
notamment des systèmes industriels, comme le bus AMBA AHB ou le réseau Octagon de ST Microelectronics.
Fichier principal
Vignette du fichier
foc_226.pdf (2.01 Mo) Télécharger le fichier

Dates and versions

tel-00011526 , version 1 (02-02-2006)

Identifiers

  • HAL Id : tel-00011526 , version 1

Cite

J. Schmaltz. Une formalisation fonctionnelle des communications sur la puce. Micro et nanotechnologies/Microélectronique. Université Joseph-Fourier - Grenoble I, 2006. Français. ⟨NNT : ⟩. ⟨tel-00011526⟩

Collections

UGA CNRS TIMA UJF
108 View
232 Download

Share

Gmail Facebook Twitter LinkedIn More