

Etude théorique et expérimentale du transistor à effet de champ à hétérojonction

A. Cappy, A. Vanoverschelde, J. Zimmermann, P. Philippe, C. Versnaeyen, G.

Salmer

▶ To cite this version:

A. Cappy, A. Vanoverschelde, J. Zimmermann, P. Philippe, C. Versnaeyen, et al.. Etude théorique et expérimentale du transistor à effet de champ à hétérojonction. Revue de Physique Appliquée, 1983, 18 (11), pp.719-726. 10.1051/rphysap:019830018011071900 . jpa-00245136

HAL Id: jpa-00245136 https://hal.science/jpa-00245136

Submitted on 4 Feb 2008 $\,$

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers. L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés. Classification Physics Abstracts 72.20 — 72.80E — 73.40L

Etude théorique et expérimentale du transistor à effet de champ à hétérojonction (*)

A. Cappy, A. Vanoverschelde, J. Zimmermann, P. Philippe, C. Versnaeyen et G. Salmer

Centre Hyperfréquences et Semiconducteurs (**), U.E.R. d'I.E.E.A., Bât. P4, Université des Sciences et Techniques de Lille I, 59655 Villeneuve d'Ascq Cedex, France

(Reçu le 25 juillet 1983, accepté le 1^{er} août 1983)

Résumé. — La dynamique des électrons dans un gaz bidimensionnel est étudiée par la méthode de Monte-Carlo. Les hétérojonctions envisagées sont GaAs/GaAlAs et GaInAs/InP. Ces résultats sont alors utilisés pour une modélisation du transistor à hétérojonction (TEGFET). Une comparaison de cette structure avec le TEC conventionnel est effectuée dans les deux applications suivantes : l'amplification faible bruit et les circuits logiques à couplage direct. Une supériorité intrinsèque du TEGFET dans chacune de ces applications est mise en évidence.

Abstract. — The electron dynamics in a two dimensional electron gas is studied by the Monte-Carlo procedure. GaAs/GaAlAs and GaInAs/InP heterojunctions are considered. The results of these simulations are then used in a theoretical TEGFET model. A comparison between TEGFET and conventional FET is carried out for two possible applications : low noise amplifier and DCFL circuits. An intrinsic superiority of TEGFET is pointed out.

1. Introduction.

Depuis environ trois années, de nombreux travaux ont montré que la couche bidimensionnelle d'électrons accumulés à l'interface d'une hétérojonction pouvait être utilisée avec profit comme couche active d'un transistor à effet de champ [1, 3]. Néanmoins, il n'existe à ce jour que des modèles analytiques ou quasi analytiques [4] de cette structure; les limitations fondamentales des performances sont donc assez mal connues.

Le but de cet article est d'étudier ces limitations et de les comparer avec celles du TEC classique. A cette fin, nous étudions dans une première partie, les caractéristiques de la dynamique des électrons dans la couche d'accumulation. Les résultats de cette étude sont alors introduits dans un modèle du TEGFET qui sera décrit dans la deuxième partie de cet article. Enfin, les performances de cette structure seront comparées avec celles du TEC classique.

2. Modélisation microscopique.

La simulation microscopique bidimensionnelle du transistor à effet de champ à hétérojonction est particulièrement difficile étant donné les dimensions géométriques de cette structure et la concentration en

(**) L.A.-CNRS nº 287.

impuretés élevée de la couche d'AlGaAs. Néanmoins, l'étude de la dynamique électronique y est fondamentale car elle permet de différencier le transistor à effet de champ classique du TEGFET.

Notre modèle, schématisé sur la figure 1 considère un plan de section normal à la grille du transistor. Il repose sur une résolution simultanée de l'équation de Boltzmann par la méthode de Monte-Carlo et de



Fig. 1. — Coupe transversale du transistor TEGFET et configuration du champ électrique.

[TEGFET transverse section and electric field.]

^(*) Travail effectué avec le soutien de la D.R.E.T. (contrat n° 81/611).

l'équation de Poisson unidimensionnelle. Les conditions aux limites sont fixées par le champ électrique sur la grille et dans la couche tampon ($E_{\perp} = 0$). L'influence de la tension drain-source sera simulée par l'application d'un champ parallèle E_{\parallel} .

Les conditions de passage d'un électron à travers l'hétérojonction sont régies par les règles suivantes :

— le transfert dans l'espace réel ne pourra s'effectuer que si l'énergie portée par la composante de vitesse perpendiculaire à l'interface est supérieure à la hauteur de barrière ΔE_c . Dans ce cas, il y a conservation du moment parallèle à l'hétérojonction et conservation de l'énergie totale. De plus, on supposera que le franchissement de l'hétérojonction se fait entre vallées équivalentes;

— si l'énergie de l'électron est par contre insuffisante, celui-ci subit alors à l'interface une réflexion de type spéculaire.

Le comptage des électrons dans chaque case x_i au cours de la simulation et l'intégration de l'équation de Poisson permettent de déterminer la densité volumique des charges mobiles et la distribution du champ électrique dans la structure. Un résultat typique est donné sur la figure 2 où le champ électrique sur le contact Schottky est fixé à 250 kV/cm. On peut constater tout d'abord que la couche d'AlGaAs est, dans le cas d'un champ parallèle faible, totalement vide de charges mobiles. Celles-ci s'accumulent près de l'interface dans l'arséniure de gallium non dopé et conduisent à une concentration superficielle voisine de $2,5 \times 10^{15} \text{ m}^{-2}$.



Fig. 2. — Distribution des charges mobiles et champ électrique à l'aplomb de la grille du TEGFET. $E_{\parallel} = 1 \text{ kV/cm}$: (......) n(x), (---) E(x); $E_{\parallel} = 10 \text{ kV/cm}$: (-----) n(x), (---) E(x): $N_{\text{DAIGaAs}} = 4 \times 10^{17} \text{ cm}^{-3}$, $N_{\text{DASGa}} = 10^{14} \text{ cm}^{-3}$.

[Carrier density and electric field in the TEGFET's.]

L'influence de la tension drain-source du transistor traduite par l'application du champ électrique parallèle à l'interface se manifeste par un phénomène de diffusion de la charge d'accumulation dans la couche tampon et par un transfert des électrons dans leur matériau d'origine aux champs les plus élevés. Ces deux phénomènes s'expliquent par une augmentation de l'énergie moyenne des porteurs. Ainsi, ils diffusent plus facilement dans l'AsGa du fait de l'augmentation de la longueur de Debye avec l'énergie. D'autre part, la possibilité de franchir la barrière de potentiel à l'interface est alors augmentée.

Par sommation sur tous les électrons composant la simulation, on peut obtenir la vitesse moyenne et l'énergie moyenne dans la structure en fonction du champ E_{\parallel} (Fig. 3). On constate qu'il y a conservation de la valeur de la mobilité électronique en champ faible de l'AsGa intrinsèque mais que la vitesse de saturation est notablement diminuée ceci en raison du transfert des électrons dans la couche AlGaAs de vitesse de saturation plus faible.



Fig. 3. — Vitesse moyenne (a) et énergie moyenne (b) des électrons en fonction du champ parallèle (------) TEGFET GaAs/GaAlAs : $E_{grille} = 250 \text{ kV/cm}$; (------) TEGFET GaAs/GaAlAs : $E_{grille} = 180 \text{ kV/cm}$; (------) GaAs intrinsèque.

[Average velocity and energy versus parallel field E_{\parallel} .]

Une étude prospective similaire a été effectuée à partir des matériaux GaInAs et InP. L'influence du champ parallèle se manifeste de la même manière que précédemment sur la charge accumulée à l'interface (Fig. 4). Mais, pour des valeurs de E_{\parallel} supérieures au champ de seuil, la vitesse contrairement au cas de l'hétérojonction GaAs/GaAlAs, devient supérieure à celle du matériau non dopé (Fig. 5). Ceci peut s'expliquer par la contribution des électrons retransférés dans le matériau InP, dont la vitesse pour ces valeurs de champ est supérieure à celle du GaInAs.



Fig. 4. — Répartition des électrons dans l'hétérostructure GaInAs/InP $E_{grille} = 100 \text{ kV/cm}$, (——) $E_{\parallel} = 0$; (——) $E_{\parallel} = 5 \text{ kV/cm}$; (-----) $E_{\parallel} = 15 \text{ kV/cm}$; $N_{D InP} = 10^{17} \text{ cm}^{-3}$, $N_{D GaInAs} = 10^{15} \text{ cm}^{-3}$.

[Carrier density in the GaInAs/InP heterostructure.]



Fig. 5. — Vitesse 'électronique moyenne en fonction du champ parallèle. (------) TEGFET GaInAs/InP, $E_{grille} = 100 \text{ kV/cm}$; (------) GaInAs intrinsèque.

[Average velocity versus parallel field.]

Cette étude est complétée par l'analyse de l'influence du champ électrique de grille du transistor. On constate sur la figure 6 qu'il y a commande de la charge d'accumulation par la tension V_{gs} . En effet, pour des tensions suffisantes telles que la couche d'AlGaAs soit désertée, l'application d'une tension supplémentaire entraîne une variation linéaire du champ à l'interface et donc une variation de la charge superficielle n_s. Cette commande est sensiblement linéaire comme le montre la figure 7 au moins tant que l'apport énergétique dû au champ parallèle n'est pas suffisant pour permettre le franchissement de l'hétérojonction. Comme précédemment, une étude de la vitesse électronique dans le dispositif a été effectuée pour une polarisation de grille plus faible. On constate que la vitesse limite (Fig. 3) diminue en raison d'un confinement moins strict des électrons dans le matériau AsGa.



Fig. 6. — Répartition des électrons et du champ électrique dans le TEGFET GaAs/GaAlAs pour différentes valeurs du champ de grille : $E_{\parallel} = 1$ kV/cm, $4_{\rm L}$: densité d'électrons en vallée L.

[Carrier density in GaAs/GaAlAs TEGFET's for different electric fields at the gate.]



Fig. 7. — Charge superficielle N_s en fonction de la tension V_{gs} dans le TEGFET GaAs/GaAlAs : (-----) $E_{\parallel} = 0,1 \text{ kV/cm}$; (-----) $E_{\parallel} = 1 \text{ kV/cm}$; (-----) $E_{\parallel} = 10 \text{ kV/cm}$. [Sheet concentration versus gate voltage in the GaAs/GaAlAs TEGFET's.]

3. Modèle théorique du TEGFET.

Notre modèle théorique du TEGFET est dérivé de celui qui a été développé au laboratoire pour étudier les TEC conventionnels [5]. Il repose (Fig. 8) sur un



Fig. 8. — Principe de la modélisation. [Principle of the model.]

certain nombre d'hypothèses simplificatrices qui permettent d'éviter une résolution entièrement bidimensionnelle de la structure, résolution qui nécessiterait des temps calculs et des espaces mémoires très importants à cause des caractéristiques géométriques et technologiques particulières de cette structure.

Le rapport L_g/a des structures étudiées est toujours beaucoup plus grand que 1 et une approche quasi unidimensionnelle est alors possible.

Conformément à l'étude précédente et à des résultats expérimentaux [6], la dynamique électronique dans GaAs est supposée être identique à celle du matériau non dopé en volume. De plus le caractère non stationnaire du transit des électrons sous la grille sera pris en compte par la méthode des équations de conservation du moment et de l'énergie. Dans AlGaAs, la vitesse sera par contre considérée comme uniquement fonction du champ électrique.

La quantité de porteurs dans la couche d'accumulation ne dépend que de la différence de potentiel entre le canal conducteur et la grille.

Cette quantité de charge accumulée est alors calculée en utilisant un modèle unidimensionnel de l'hétérojonction qui tient compte de la dégénérescence des électrons et des phénomènes de quantification [4, 7].

Le modèle repose alors sur la résolution, à chaque abscisse de l'axe source-drain discrétisé, des quatre équations suivantes :

$$I_{\rm ds} = q Z (Q_0 \, v_{0x} + Q_1 \, v_{1x}) \tag{1}$$

$$\frac{\partial E_x}{\partial x} + \frac{\partial E_y}{\partial y} = \frac{q}{\varepsilon} (n - N_d)$$
(2)

$$\frac{\mathrm{d}\overline{\varepsilon}}{\mathrm{d}x} = qE_x - \frac{\overline{\varepsilon} - \varepsilon_0}{v_{0x} \cdot \tau_{\varepsilon}} \tag{3}$$

$$0 = qE_{x} - m^{*} v_{0x} \cdot \frac{dv_{0x}}{dx} - \frac{m^{*} v_{0x}}{\tau_{m}}.$$
 (4)

Dans ces expressions, I_{ds} représente le courant drain, Q_0 et Q_1 les quantités de porteurs dans GaAs et GaAlAs respectivement, v_{0x} et v_{1x} les vitesses moyennes longitudinales dans ces deux matériaux, $\overline{\epsilon}$ l'énergie moyenne des porteurs dans GaAs, m^* la masse efficace, τ_m et τ_{ϵ} les temps de relaxation du moment et de l'énergie. La méthode de résolution de ces équations est identique à celle qui a été mise au point pour le TEC classique [5].

Pour un courant drain et un potentiel de grille fixés, le modèle permet d'obtenir les évolutions de la vitesse v_{0x} , de l'énergie \overline{e} , du champ longitudinal E_x et des quantités de porteurs dans chacun des matériaux le long de l'axe source-drain. Il est alors possible de calculer la tension V_{ds} ainsi que la quantité de charge emmagasinée dans le composant.

Autour d'un point de fonctionnement donné, de petites variations ΔI_{ds} et ΔV_{gs} permettent d'obtenir les principaux éléments du schéma équivalent : g_m , g_d , C_{gs} , C_{gd} , τ et R_i . Notons que la prise en compte d'une certaine épaisseur de GaAs permet d'obtenir, bien que le modèle soit quasi unidimensionnel, une valeur non nulle de la conductance de sortie permettant alors une détermination du gain en puissance. Signalons enfin qu'une version de ce programme permettant l'étude du bruit est en cours d'élaboration.

Afin de tester la validité du modèle théorique, nous en avons comparé les résultats avec l'expérience. Un exemple typique de comparaison est donné figure 9 où est représentée l'évolution de la transconductance en fonction de la tension grille V_{gs} .



Fig. 9. — Comparaison des transconductances théorique et expérimentale et profil de mobilité en fonction de la tension grille source. (-----) théorie ; (.....) expérience ; (-----) mobi-lité.

[Comparison between theoretical and experimental transconductances and mobility profile as a function of the gate voltage.]

Jusqu'à $V_{gs} = -0.5$ V, l'accord est satisfaisant, puis les deux courbes diffèrent assez significativement, la transconductance expérimentale chutant plus rapidement. La raison de ce désaccord est que la mobilité expérimentale (mesurée par magnéto-résistance) également représentée sur la figure 9 dépend fortement de la tension V_{gs} . Par contre, cette mobilité est supposée indépendante de V_{gs} ($\mu_0 = 4500 \text{ cm}^2/\text{Vs}$) dans le modèle théorique, ceci par souci de simplicité.

Ainsi notre modèle théorique permet d'obtenir des ordres de grandeurs corrects alors qu'il ne possède aucun paramètre ajustable. En effet, les grandeurs introduites dans le modèle telles que R_s , N_d , L_g , a, etc... ont été mesurées sur le composant ou données par le constructeur.

Nous avons effectué la comparaison sur la transconductance car celle-ci présente un grand intérêt pour l'étude de la dynamique des électrons. En effet, après la correction due à la résistance de source, la transconductance intrinsèque peut s'écrire [7] :

$$g_{\rm m_0} = \frac{\varepsilon. Z. \overline{v}}{a + 80 \text{ \AA}}$$

La mesure de la transconductance représente donc une mesure indirecte de la vitesse moyenne des électrons.

Nous avons utilisé cette propriété pour étudier l'évolution de la vitesse moyenne des porteurs sous la grille en fonction de la température, et par conséquent en fonction de la mobilité en champ faible. La figure 10 montre que cette vitesse moyenne croît sensiblement lorsque la température diminue. A 77 K, la transconductance, mesurée à partir des caractéristiques continues $I_{ds}(V_{gs}, V_{ds})$, présente une valeur particulièrement élevée de 540 mS/mm. Cette valeur est à notre connaissance la valeur la plus élevée publiée à ce jour.



Fig. 10. — Evolution expérimentale de la vitesse moyenne des porteurs sous la grille en fonction de la température.

[Experimental evolution of the average carrier velocity under the gate as a function of the temperature.] *Remarque* : avec une transconductance aussi élevée, on pouvait s'attendre à de très bonnes performances hyperfréquences en basse température. En fait, la transconductance diminue rapidement avec la fréquence. Les raisons de cette décroissance ne sont pas encore bien comprises, et ce phénomène doit être étudié avec précision afin de déterminer s'il est intrinsèque à l'hétérojonction ou s'il n'est dû qu'à un effet parasite qui pourra être éliminé.

4. Performances comparées des TEGFET et des TEC classiques.

Le modèle théorique que nous venons de décrire permet d'étudier les performances des TEGFET en amplification micro-ondes et en logique à couplage direct.

4.1 L'AMPLIFICATION MICRO-ONDES. — Notre étude a principalement porté sur le gain en puissance. Si l'on néglige les principaux éléments parasites tels que les résistances R_s et R_g et l'inductance de source L_s , le gain en puissance peut s'écrire :

$$G = \left(\frac{f_{\rm c}}{f}\right)^2 \cdot \frac{1}{4 R_{\rm i}(g_{\rm d} + \pi f_{\rm c} C_{\rm gd})}$$

Nous avons représenté (Fig. 11) l'évolution de ce gain en puissance intrinsèque, ainsi que la fréquence pour laquelle ce gain devient unité en fonction de la longueur de grille. Nous constatons une supériorité du TEGFET sur le TEC classique d'environ 4 dB. D'autre part, la fréquence de coupure de ce gain intrinsèque est très élevée puisqu'elle atteint 500 GHz pour une longueur de grille de $0,2 \mu$.



Fig. 11. — Evolutions du gain intrinsèque en puissance disponible et de la fréquence de coupure de ce gain en fonction de la longueur de grille. T = 300 K : (-----) gain; (------) fréquence de coupure du gain F_{cg} .

[Evolution of the intrinsic MAG and cut-off frequency as a function of the gate length.]

Cette supériorité est d'ailleurs confirmée par l'expérience; à 10 GHz, un facteur de bruit de 1,3 dB et un gain associé de 12 dB ont été mesurés [8] sur un TEGFET de longueur de grille 0,5-0,6 μ . Cette performance peut être comparée favorablement avec celle des meilleurs TEC classiques alors que les éléments parasites du TEGFET, principalement la résistance de source, demeurent plus élevés.

Cette supériorité provient essentiellement de la fréquence de coupure intrinsèque $g_{\rm mo}/2 \pi C_{\rm gs}$. Nous avons représenté l'évolution de cette fréquence $f_{\rm c}$ en fonction de la longueur de grille sur la figure 12. Plus la grille est courte, plus l'écart se creuse entre le TEC classique et le TEGFET. Ce phénomène est dû à une exaltation du phénomène de survitesse pour les grilles courtes et pour les mobilités élevées. La vitesse moyenne des électrons sous la grille, également représentée sur la figure 12, présente en effet, une valeur plus élevée dans le cas du TEGFET.



Fig. 12. — Evolution de la fréquence de coupure $g_{m_0}/2\pi C_{gs}$ et de la vitesse moyenne en fonction de la longueur de grille T = 300 K :



[Evolution of the cut-off frequency $g_{m_0}/2 \pi C_{gs}$ and the average velocity as a function of the gate length.]

4.2 LES CIRCUITS LOGIQUES À COUPLAGE DIRECT. — Expérimentalement, de très bonnes performances ont été également obtenues en logique DCFL : des temps de propagation de l'ordre de 17 ps pour des oscillateurs en anneau fonctionnant à température ambiante [9].

Pour calculer le temps de propagation des portes DCFL, nous utilisons un modèle dérivé de celui de Ino *et al.* [10, 11]. Durant les processus de charge et de décharge, le point de fonctionnement du système suit le cycle A.B.A. représenté sur la figure 13. Le temps de propagation peut donc s'écrire :

$$T_{\rm pd} = \frac{Q_{\rm B} - Q_{\rm A} + C_{\rm p} \Delta V}{4} \left(\left\langle \frac{1}{I_{\rm ch}} \right\rangle + \left\langle \frac{1}{I_{\rm dech}} \right\rangle \right).$$



Fig. 13. — Cycle de fonctionnement d'un inverseur DCFL. [Switching diagram for a DCFL inverter.]

Dans cette expression $Q_{\rm B}$ et $Q_{\rm A}$ sont les charges emmagasinées par un transistor pour des potentiels de grille bas et haut, $C_{\rm p}$ la capacité parasite inter-étage, ΔV l'excursion logique, $I_{\rm ch}$ et $I_{\rm dech}$ les courants de charge et de décharge, les symboles $\langle \rangle$ représentant la moyenne prise entre 10 % et 90 % de l'excursion logique.

Nous avons représenté sur la figure 14 les évolu-



Fig. 14. — Evolution du temps de propagation intrinsèque en fonction de la longueur de grille. (------) FET T = 300 K; (-----) TEGFET T = 300 K; (-----) TEGFET T = 77 K.

[Evolution of the intrinsic propagation delay time as a function of the gate length.]

tions du temps de propagation intrinsèque ($C_p = 0$) en fonction de la longueur de grille.

Nous constatons, que le temps de propagation intrinsèque du TEGFET est inférieur à ceux du TEC classique et qu'il décroît sensiblement lorsque la température diminue. Ces effets s'expliquent de nouveau grâce à des considérations dynamiques. Nous avons représenté sur la figure 15, l'évolution de la vitesse des porteurs sous la grille pour un TEC classique et pour un TEGFET à 300 K et 77 K. Dans le cas d'un TEC classique, la mobilité n'évoluant pratiquement pas lorsque la température diminue, une évolution identique doit être observée à 77 K.



Fig. 15. — Evolution de la vitesse des porteurs sous la grille (-----) FET T = 300 K; (-----) TEGFET T = 300 K; (------) TEGFET T = 77 K.

[Evolution of the carrier velocity under the gate.]

La vitesse des porteurs étant plus élevée dans le cas des TEGFET, les courants de charge I_{ch} et de décharge I_{dech} , sont donc plus importants. Pour un même transfert de charge $Q_{\rm B} - Q_{\rm A}$, le TEGFET sera donc plus rapide que le TEC classique.

Néanmoins, la plus grande part du temps de propagation d'une part logique provient non pas du transistor inverseur lui-même mais des différentes capacités parasites. Nous avons donc étudié l'influence de la capacité parasite interétage $C_{\rm p}$.

de la capacité parasite interétage C_p . Le temps de propagation T_{pd} extrinsèque est représenté sur la figure 16 en fonction de la valeur de la capacité parasite C_p .

Nous pouvons noter que la supériorité du TEGFET est conservée et qu'elle s'accroît même lorsque C_p augmente. Cet effet particulier peut s'expliquer grâce à l'expression du temps de propagation. Nous constatons que les courants I_{ch} et I_{dech} interviennent comme coefficient multiplicatif que l'on tienne compte



Fig. 16. — Evolution du temps de propagation T_{pd} en fonction de la capacité parasite inter-étage. T = 300 K, (------) FET; (------) TEGFET.

[Evolution of the propagation delay time as a function of the parasitic interstage capacitance.]

ou non des capacités parasites. La différence entre TEC et TEGFET étant essentiellement d'origine dynamique, celle-ci se retrouve essentiellement sur les courants de charge I_{ch} et décharge I_{dech} et sera conservée malgré l'existence des capacités parasites.

5. Conclusion.

L'utilisation de la procédure Monte-Carlo nous a permis d'étudier la dynamique des électrons dans une couche d'accumulation, le phénomène de transfert dans l'espace réel, et l'influence de la tension grille sur ce transfert a été mis en évidence. Les caractéristiques $v(E_{\parallel})$ obtenues présentent des mobilités en champ faible très voisines du matériau intrinsèque en volume. Par contre, les vitesses de saturation diffèrent du fait du transfert des électrons dans leur matériau d'origine aux propriétés dynamiques différentes.

Ces résultats nous ont permis de mettre au point un modèle théorique du TEGFET. Une étude comparative des FET classiques et des TEGFET a été menée, qui montre la supériorité intrinsèque du TEGFET. Celle-ci peut être attribuée aux vitesses plus élevées que peuvent atteindre les électrons dans un matériau non dopé. Les gains que l'on peut espérer obtenir sont donc plus importants, et les temps de propagation des portes logiques plus courts.

Pour que cette supériorité se concrétise en pratique, les éléments parasites, en particulier R_s , doivent être faibles. Par contre, l'effet de la capacité interétage C_p dans les circuits logiques DCFL ne doit pas remettre en cause les meilleures performances potentielles des TEGFET.

Remerciements.

Nous remercions N. T. Linh et ses collaborateurs du laboratoire central de recherches de Thomson C.S.F. pour la fourniture des échantillons.

Bibliographie

- MIMURA, T., HIYAMIZU, S., JOSHEN, K., HIKOSAKA, K., « Enhancement mode high electron mobility transistors for logic applications », Jpn. J. Appl. Phys. 20 (1981) L317.
- [2] DELAGEBEAUDEUF, D., DELECLUSE, P., ETIENNE, P., LAVIRON, M., CHAPLART, J., LINH, N. T., « Two dimensional electron gas Mesfet structure », *Electron. Lett.* 16, nº 17 (1980) 667.
- [3] DRUMMOND, T. J., KOPP, W., THORNE, R. E., FISCHER, R. and MORKOC, H., «Influence of AlGaAs buffer layers on the performances of modulation doped field effect transistors », *Appl. Phys. Lett.* 40 (1982) 879.
- [4] DELAGEBEAUDEUF, D. and LINH, N. T., « Metal n-AlGaAs-GaAs two dimensional electron gas FET », *I.E.E.E. Trans.* 29 (1982) 950-955.
- [5] CAPPY, A., « Sur un nouveau modèle de transistor à effet de champ à grille submicronique », Thèse 3^e cycle, Lille, 1981.
- [6] DRUMMOND, T. J., KOPP, W., MORKOC, H., KEEVER, M., « Transport in modulation doped structures AlGaAs/GaAs and correlations with Monte-Carlo calculations GaAs » Appl. Phys. Lett. 41 (3) (1982) 277-279.

- [7] LEE, K., SHUR, M. S., DRUMMOND, T. J. and MORKOC, H., « Current voltage and capacitance voltage characteristics of modulation doped field effect transistors », *I.E.E.E. Trans.* 30, nº 3 (1983), 207-212.
- [8] DELECLUSE, P., DELAGEBEAUDEUF, D., LAVIRON, M., TUNG, P. N., CHEVRIER, J., LINH, N. T., «TEGFET par EJM : récents développements », Journées Nationales semiconducteurs composés III-V, Toulouse, juillet 1983.
- [9] TUNG, P. N., DELAGEBEAUDEUF, D., LAVIRON, M., DELECLUSE, P., CHAPLART, J., LINH, N. T., « High speed two dimensional electron gas FET logic », *Electron. Lett.* 18 (1982) 109-110.
- [10] INO, M., HIRAYAMA, M. and OHMORI, M., « Analysis for optimum threshold voltage and load current of E-D type GaAs DCFL circuits » *Electron*. *Lett.* 17 (1981) 522-523.
- [11] TOGASHI, M., INO, M. and HIRAYAMA, M., « SUB. FJ inverter analysis for GaAs VLSI », *Electron.* Lett. 19 (1983), 231-232.