Conception d'un transistor JFET 5 kV en SiC-4H - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2004

Conception d'un transistor JFET 5 kV en SiC-4H

Sigo Scharnholz
  • Fonction : Auteur
  • PersonId : 960081

Résumé

Un travail de conception d’un transistor JFET en carbure de silicium possédant une tenue en tension de 5 kV a été réalisé. Le début de l’étude s’est articulé autour du choix de la structure et sur l’architecture du canal qui a aboutit à un JFET à grille enterrée de type triode. Ensuite, les caractéristiques du matériau tels que le type, le dopage et l’épaisseur ont été déterminées grâce à l’utilisation de la simulation par éléments finis. En parallèle, l’enchaînement des étapes technologiques a été développé en étroite interaction avec le centre technologique. La protection périphérique a fait l’objet d’une étude à part. La réalisation du canal et de la couche de source du JFET repose sur une technologie de pointe peu développée, la reprise d’épitaxie.
Fichier principal
Vignette du fichier
article_pierre.pdf (164.49 Ko) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)

Dates et versions

hal-04621465 , version 1 (24-06-2024)

Identifiants

  • HAL Id : hal-04621465 , version 1

Citer

Pierre Brosselard, Dominique Planson, Léa Di Cioccio, Thierry Billon, Sigo Scharnholz, et al.. Conception d'un transistor JFET 5 kV en SiC-4H. 10ème colloque Electronique de Puissance du Futur, Sep 2004, Toulouse, France. ⟨hal-04621465⟩
7 Consultations
2 Téléchargements

Partager

Gmail Mastodon Facebook X LinkedIn More