Conception d'un transistor JFET 5 kV en SiC-4H
Résumé
Un travail de conception d’un transistor JFET en carbure de silicium possédant une tenue en tension de 5 kV a été réalisé. Le début de l’étude s’est articulé autour du choix de la structure et sur l’architecture du canal qui a aboutit à un JFET à grille enterrée de type triode. Ensuite, les caractéristiques du matériau tels que le type, le dopage et l’épaisseur ont été déterminées grâce à l’utilisation de la simulation par éléments finis. En parallèle, l’enchaînement des étapes technologiques a été développé en étroite interaction avec le centre technologique. La protection périphérique a fait l’objet d’une étude à part. La réalisation du canal et de la couche de source du JFET repose sur une technologie de pointe peu développée, la
reprise d’épitaxie.
Domaines
Energie électriqueOrigine | Fichiers produits par l'(les) auteur(s) |
---|