



HAL
open science

VHDL 2: Composants, testbenches et types avancés

Clément Foucher

► **To cite this version:**

Clément Foucher. VHDL 2: Composants, testbenches et types avancés. Licence. VHDL, IUT Paul Sabatier, Toulouse, France. 2023. hal-04301440

HAL Id: hal-04301440

<https://hal.science/hal-04301440>

Submitted on 23 Nov 2023

HAL is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.



Distributed under a Creative Commons Attribution - NonCommercial - ShareAlike 4.0 International License

VHDL

VHSIC Hardware Description Language

COMPOSANTS, TESTBENCHES ET TYPES AVANCÉS

© 2023 Clément Foucher

Cours distribué sous licence libre 

BUT GEII Toulouse S5 ESE

Hiérarchie de composant

INSTANCIATION DE COMPOSANTS

SIMULATION ET TESTBENCHES

TYPES AVANCÉS

Hiérarchie de composant

- ▶ Le VHDL (comme le Verilog) raisonne sur la notion de composants
 - ▶ On décrit des composants
 - ▶ On assemble des composants pour réaliser d'autres composants

Exemple d'assemblage de composants



Composant
que l'on crée

Hiérarchie de composant

- ▶ Le VHDL (comme le Verilog) raisonne sur la notion de composants
 - ▶ On décrit des composants
 - ▶ On assemble des composants pour réaliser d'autres composants


Exemple d'assemblage de composants



Hiérarchie de composant

- ▶ Le VHDL (comme le Verilog) raisonne sur la notion de composants
 - ▶ On décrit des composants
 - ▶ On assemble des composants pour réaliser d'autres composants

Exemple d'assemblage de composants




Hiérarchie de composant

6

- ▶ Le VHDL (comme le Verilog) raisonne sur la notion de composants
 - ▶ On décrit des composants
 - ▶ On assemble des composants pour réaliser d'autres composants

Exemple d'assemblage de composants




Hiérarchie de composant

7

- ▶ Le VHDL (comme le Verilog) raisonne sur la notion de composants
 - ▶ On décrit des composants
 - ▶ On assemble des composants pour réaliser d'autres composants


Exemple d'assemblage de composants



Hiérarchie de composant

- ▶ Le VHDL (comme le Verilog) raisonne sur la notion de composants
 - ▶ On décrit des composants
 - ▶ On assemble des composants pour réaliser d'autres composants

Exemple d'assemblage de composants



Une fois le composant créé...

- ▶ Un composant créé peut être
 - ▶ Utilisé directement sur un FPGA
 - ▶ Réutilisé dans un autre composant plus complexe
 - ▶ Distribué sous forme d'IP

HIÉRARCHIE DE COMPOSANT


Instanciation de composants

SIMULATION ET TESTBENCHES

TYPES AVANCÉS

Instancier un composant

- ▶ On peut réutiliser (instancier) un composant A existant dans un composant B que l'on crée



Instancier un composant

- ▶ On peut réutiliser (instancier) un composant A existant dans un composant B que l'on crée
- ▶ On utilise l'instruction `port map` pour relier les entrées/sorties du composant A à des signaux du composant B
 - ▶ Il est également nécessaire de donner un nom d'instanciation au composant instancié
 - ▶ Cela permet notamment de différencier les composant si on en instancie plusieurs

```
architecture ar of B is

    signal entree   : std_logic;
    signal sortie1  : std_logic;
    signal sortie2  : std_logic;

begin

    uA1:entity work.A(ar)
        port map(I => entree,
                 O => sortie1);

    uA2:entity work.A(ar)
        port map(I => entree,
                 O => sortie2);

end architecture;
```

Syntaxe de l'instanciation

13

```
<nom d'instanciation>:entity work.<nom du composant utilisé>(<nom de l'architecture utilisée>)  
port map(<liens>);
```

- ▶ Les liens doivent avoir la forme suivante :
 - ▶ `<nom du port du composant instancié> => <nom du signal à relier>`
 - ▶ Notez que la flèche est *toujours* vers la droite, que le port soit une entrée ou une sortie !
 - ▶ Les liens sont séparés par des virgules (et non des « ; » contrairement à l'entité)



- ▶ Ne pas confondre :
 - ▶ La flèche vers la gauche (`<=`) sert aux *affectations*
 - ▶ Elle n'apparaît jamais dans un port map
 - ▶ Oralement, on la lit « reçoit »
 - ▶ La flèche vers la droite (`=>`) réalise un lien avec un port
 - ▶ Elle n'apparaît que dans les port map
 - ▶ Oralement, on la lit « est connecté à »

Exercice

14

- ▶ Décrire l'entité du composant C1 en VHDL




```
entity C1 is
port (clk : in  std_logic;
      en  : in  std_logic;
      S   : out std_logic_vector(1 downto 0)
);
end entity;
```

Exercice

15

- ▶ Décrire l'entité du composant C2 en VHDL




```
entity C2 is
port (clk      : in  std_logic;
      A        : in  std_logic;
      B        : in  std_logic;
      sortie   : out std_logic
);
end entity;
```

Exercice

16

- ▶ Décrire l'architecture de C2
 - ▶ 1) Faire les déclarations de signaux nécessaires
 - ▶ 2) Décrire l'instanciation de C1
 - ▶ 3) Ajouter le code supplémentaire nécessaire



```
architecture ar of C2 is

    signal i_en : std_logic;
    signal i_s  : std_logic_vector(1 downto 0);

begin

    u_C1:entity work.C1(ar)
        port map(clk => clk,
                en  => i_en,
                S   => i_s);

    i_en <= A and B;
    out <= i_s(0) and i_s(1);

end architecture;
```

HIÉRARCHIE DE COMPOSANT
INSTANCIATION DE COMPOSANTS

Simulation et Testbenches

TYPES AVANCÉS

Simulation

18

- ▶ Pour simuler, on crée un composant spécial (le testbench) qui va stimuler les entrées du composant à tester
- ▶ Dans un testbench il est possible d'utiliser des instructions non synthétisables (càd qui ne peuvent pas être utilisées dans un composant réel)
 - ▶ On utilisera notamment des notions de temps qui ne sont pas synthétisables
 - ▶ D'où vient le temps normalement dans un composant numérique ?
 - ▶ L'horloge (clock) est la seule notion de temps dans un composant réel

Structure du testbench

19

- ▶ Un composant testbench n'est pas « réel »
 - ▶ Il représente un environnement dans lequel on plonge le composant à simuler
 - ▶ Il n'a donc pas d'entrées/sorties
- ▶ Il faut instancier le composant à simuler dans le testbench
- ▶ On utilise ensuite un process pour indiquer les actions à réaliser sur les entrées du composant

```
library IEEE;
use IEEE.std_logic_1164.all;

entity testbench is
end entity;

architecture ar of testbench is
begin

    uut:entity work.XXX(ar)
        port map(...);

    process
    begin
        (...)
    end process;

end architecture;
```

Le process

20

- ▶ Un process est une suite d'instructions qui permet de décrire séquentiellement ce que l'on souhaite réaliser
 - ▶ Attention, dans un composant réel, les instructions ne sont pas exécutées séquentiellement (on n'est pas sur un processeur), mais permettent de décrire une certaine logique qui sera convertie en un circuit logique
 - ▶ Nous reviendrons plus en détail sur le process dans le prochain cours
- ▶ Pour un testbench, nous allons utiliser un process de manière « spéciale » en introduisant l'instruction non synthétisable `wait for`
 - ▶ Rappel : il n'est *pas possible* d'utiliser cette instruction dans un composant réel : la notion de temps n'existe pas en dehors de l'horloge

Syntaxe du process

- ▶ Un process débute par

`process`

- ▶ Dans le cas des testbenches, nous n'aurons rien de plus sur la première ligne

- ▶ Et se termine par

`end process;`

- ▶ Notez le « ; » qui termine l'instruction `process`

- ▶ Le mot-clé `begin` doit être placé au début du process

- ▶ Il est possible de placer certaines déclarations avant le `begin`, mais nous n'en aurons pas besoin dans ce cours

```
process
begin
    (...)
end process;
```

Contenu du process

22

- ▶ Dans le cas d'un testbench, le contenu d'un process est composé d'**affectations** séparées par des `wait for` et terminées par un `wait`
- ▶ Les instructions placées avant le 1^{er} `wait` sont les valeurs initiales : tous les signaux doivent avoir une valeur initiale
- ▶ Par la suite, il n'est pas nécessaire de donner une valeur à tous les signaux, seulement ceux qui doivent changer de valeur

```
architecture ar of testbench is

    signal a : std_logic;
    signal b : std_logic_vector(7 downto 0);

begin

    uut:entity work.XXX(ar) port map(...);

    process
    begin
        a <= '0';
        b <= "00000000";
        wait for 10 us;


        a <= '1';
        b <= "01010101";
        wait for 5 us;

        b <= "11110000";
        wait;

    end process;

end architecture;
```

Contenu du process



```
architecture ar of testbench is

    signal a : std_logic;
    signal b : std_logic_vector(7 downto 0);

begin

    uut:entity work.XXX(ar) port map(...);

    process
    begin
        a <= '0';
        b <= "00000000";
        wait for 10 us;

        a <= '1';
        b <= "01010101";
        wait for 5 us;

        b <= "11110000";
        wait;


    end process;

end architecture;
```

Cas particulier : signal carré

24

- Pour les signaux carrés, il peut être fastidieux de répéter le changement de valeur à chaque fois : exemple d'une horloge



```
architecture ar of testbench is
    signal clk : std_logic;
    signal a   : std_logic;
begin
    process
    begin
        a   <= '0';
        clk <= '0';
        wait for 5 us;

        clk <= '1';
        wait for 2.5 us;

        a   <= '1';
        wait for 2.5 us;

        clk <= '0';
        wait for 5 us;

        clk <= '1';
        wait for 5 us;


        wait;

    end process;
end architecture;
```

Cas particulier : signal carré

25

- ▶ Pour les signaux carrés, il peut être fastidieux de répéter le changement de valeur à chaque fois : exemple d'une horloge
- ▶ Pour ces signaux, on préférera la syntaxe ci-contre
 - ▶ Notez l'**initialisation** du signal clk !
 - ▶ Question bonus : quelle serait la valeur initiale de clk si on ne l'initialisait pas ?



```
architecture ar of testbench is
    signal clk : std_logic := '0';
    signal a   : std_logic;
Begin
    clk <= not clk after 5 us;

    process
    begin
        a <= '0';
        wait for 7.5 us;

        a <= '1';
        wait;

    end process;
end architecture;
```

HIÉRARCHIE DE COMPOSANT
INSTANCIATION DE COMPOSANTS
SIMULATION ET TESTBENCHES

Types avancés

Syntaxe avancée pour les `std_logic_vector`

- ▶ Il existe une syntaxe permettant d'affecter une valeur à un `std_logic_vector` dans différentes bases, en préfixant la valeur
 - ▶ Pour une valeur en hexadécimal, avec le préfixe « x » :
 - ▶ `Y <= x"ABCD"`
 - ▶ Pour une valeur en binaire, avec le préfixe « b » :
 - ▶ `Y <= b"0110010110000111"`
 - ▶ Mais m'sieur, quel intérêt ? On sait déjà faire en binaire sans préfixe...
 - ▶ Oui, mais cette syntaxe permet d'utiliser des underscores pour la lisibilité :
 - ▶ `Y <= b"0110_0101_1000_0111"`

Syntaxe avancée pour les `std_logic_vector`

- ▶ On a déjà vu la possibilité d'accéder à un bit individuel, ou à un sous-range, d'un vecteur
 - ▶ Par exemple `s(2)` ou `y(4 downto 2)`
- ▶ Dans une affectation, il est possible d'utiliser des opérateurs de position pour adresser certains bits
- ▶ Par exemple, dans un vecteur `v` de 32 bits, si on souhaite mettre les bits 1 et 10 à '1', et tous les autres à '0', la version « brute » serait :
 - ▶ `v <= "00000000000000000000000010000000010"`
- ▶ Même avec la version « lisible », on aurait :
 - ▶ `v <= b"0000_0000_0000_0000_0000_0100_0000_0010"`
- ▶ Avec l'opérateur positionnel, la syntaxe est la suivante :
 - ▶ `v <= (1 => '1', 10 => '1', others => '0')`
 - ▶ C'est-y-pas plus lisible ?
- ▶ Et on peut même aller plus loin : pour positionner *tous* les bits d'un vecteur à '0', quelle que soit sa taille :
 - ▶ `v <= (others => '0');`

Types Signed et Unsigned

- ▶ Un `std_logic_vector` n'est qu'un vecteur de bits, indépendants les uns des autres
 - ▶ Il n'est donc pas possible (du moins pas « proprement ») de réaliser des opérations arithmétiques sur ce type
- ▶ Les types `Signed` et `Unsigned` sont également des vecteurs de bits, mais sur lesquels sont définies les opérations mathématiques usuelles, notamment l'addition et la soustraction
 - ▶ En dehors de ça, ces types peuvent se manipuler exactement comme des `std_logic_vector`
- ▶ Pour pouvoir utiliser ces types, il faut inclure la bibliothèque `numeric_std` en plus de `std_logic_1164`
 - ▶ `use IEEE.numeric_std.all;`

Comment utiliser les types `signed` et `unsigned`

- ▶ Il est nécessaire de « caster » entre les types
 - ▶ En VHDL, cela se fait de la manière ci-contre
- ▶ Ensuite, on peut faire des opérations simplement
- ▶ On peut ajouter/soustraire
 - ▶ des `signed` ou des `unsigned` entre eux
 - ▶ Attention, on ne peut pas mixer !
 - ▶ Des `signed` ou des `unsigned` avec des `integer`

C'est un integer !

Euh... c'est quoi ce 2 ?

```

library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity ajouter_deux is
port(inc : in std_logic;
      I   : in std_logic_vector(31 downto 0);
      O   : out std_logic_vector(31 downto 0) );
end entity;

architecture ar of ajouter_deux is

    signal i_unsigned : unsigned(31 downto 0);
    signal o_unsigned : unsigned(31 downto 0);

begin

    i_unsigned <= unsigned(i);
    o           <= std_logic_vecotr(o_unsigned);

    o_unsigned <= i_unsigned + 2 when inc = '1' else
                  i_unsigned;

end architecture;
  
```

Type integer

31

- ▶ Le type `integer` est disponible de base, sans appel à une bibliothèque
- ▶ Il permet de représenter une valeur numérique « simple »
- ▶ C'est utile :
 - ▶ Dans des opérations arithmétiques sur les `signed/unsigned`
 - ▶ Dans des opérations nécessitant un itérateur, par exemple des boucles ou des `generate`
 - ▶ On ne verra pas ces deux opérations ce semestre
 - ▶ Pour représenter un range dans des composants génériques
 - ▶ On ne verra pas la notion de composant générique ce semestre
- ▶ **Attention, quelques restrictions**
- ▶ Si on souhaite déclarer un signal avec le type `integer`, il est nécessaire de déclarer sa plage de variation pour que le composant soit synthétisable
 - ▶ `signal s : integer range 0 to 255;`
 - ▶ C'est nécessaire pour le synthétiseur, car il est nécessaire de connaître la plage de variation pour savoir le nombre de bits à affecter au signal
- ▶ Pour transformer un `signed/unsigned` ou un `std_logic_vector` en `integer` (et vice-versa), il faut utiliser des opérations de conversion permettant de préciser le nombre de bits
 - ▶ Par exemple : `integer vers signed`
 - ▶ `signed_sig <= to_signed(integer_sig, <taille>);`
 - ▶ Par exemple : `std_logic_vector vers integer`
 - ▶ `integer_sig <= to_integer(signed(std_logic_sig));`



Bonus

Instanciación : autres méthodes

33



- ▶ Il existe deux autres méthodes d'instanciation
 - ▶ En utilisant un `component` dans un `package`
 - ▶ En utilisant un `component` directement dans l'`architecture`
- ▶ Ces deux méthodes permettent
 - ▶ De simplifier la syntaxe de l'instanciation
 - ▶ `<nom>:entity work.<composant>(<archi>) port map`
 - ▶ Devient alors simplement
 - ▶ `<nom>:<composant> port map`
 - ▶ D'inclure dans un composant VHDL un composant écrit dans un autre langage (notamment, un composant Verilog)
- ▶ Mais elle nécessite une étape supplémentaire par rapport à la méthode vue dans le cours

Instanciation avec un package

34



- ▶ Pour réutiliser le composant A dans un composant B
- ▶ 1) On crée un fichier package, et on copie-colle l'entité de A dans le package, en remplaçant « entity » par « component »
 - ▶ On peut placer tous ses composants dans le même package
- ▶ 2) On fait appel au package dans le fichier du composant B avec la syntaxe ci-contre
 - ▶ Tous les fichiers compilés appartiennent par défaut à la bibliothèque `work`

Fichier a.vhd

```
entity A is
port(I : in std_logic;
      O : out std_logic
);
end entity;

architecture ar of A is
begin
    (...)
end architecture;
```

Fichier mon_package.vhd

```
package mon_package is

    component A is
port(I : in std_logic;
      O : out std_logic
);
end component;

end package;
```

Fichier b.vhd

```
library work;
use work.mon_package.all;
```



Instanciación directa dans l'architecture

- ▶ Cette méthode consiste à faire la même chose que l'instanciation avec package, mais en plaçant le composant directement avant le `begin` de l'architecture du composant B
- ▶ Avantage : plus besoin de package
- ▶ Inconvénient : si on réutilise un composant dans plusieurs autres composants, il faut faire la copie plusieurs fois, et penser à maintenir à jour toutes les copies si on modifie l'interface du composant réutilisé

Ressources

- ▶ Les types en VHDL
- ▶ Opérations de conversion entre les types