



**HAL**  
open science

## Circuits logiques programmables

Clément Foucher

► **To cite this version:**

Clément Foucher. Circuits logiques programmables. Licence. Circuits logiques programmables, IUT Paul Sabatier, Toulouse, France. 2024. hal-04301425v2

**HAL Id: hal-04301425**

**<https://hal.science/hal-04301425v2>**

Submitted on 17 Nov 2024

**HAL** is a multi-disciplinary open access archive for the deposit and dissemination of scientific research documents, whether they are published or not. The documents may come from teaching and research institutions in France or abroad, or from public or private research centers.

L'archive ouverte pluridisciplinaire **HAL**, est destinée au dépôt et à la diffusion de documents scientifiques de niveau recherche, publiés ou non, émanant des établissements d'enseignement et de recherche français ou étrangers, des laboratoires publics ou privés.



Distributed under a Creative Commons Attribution - NonCommercial - ShareAlike 4.0 International License

# Circuits logiques programmables

NOTIONS DE BASE : LOGICIEL ET MATÉRIEL

BREF HISTORIQUE DU MATÉRIEL RECONFIGURABLE

COMMENT CONCEVOIR LE CIRCUIT LOGIQUE ?

BUS D'INTERCONNEXION

REGISTRES ET ADRESSES SUR UN BUS

POINT DE SYNTAXE LANGAGE C

© 2022-2024 Clément Foucher

Cours distribué sous licence libre 

BUT GEII Toulouse S3 ESE

# Notions de base : logiciel et matériel

BREF HISTORIQUE DU MATÉRIEL RECONFIGURABLE

COMMENT CONCEVOIR LE CIRCUIT LOGIQUE ?

BUS D'INTERCONNEXION

REGISTRES ET ADRESSES SUR UN BUS

POINT DE SYNTAXE LANGAGE C


# Comment réaliser une tâche ?

- ▶ En informatique, pour réaliser une tâche, il est possible d'utiliser deux approches :
  - ▶ Approche matérielle
    - ▶ Tâche réalisée par un composant matériel dédié
  - ▶ Approche logicielle
    - ▶ Tâche réalisée par un programme s'exécutant sur un processeur


# Logiciel et matériel : Le matériel

- ▶ Le matériel consiste en un composant physique conçu pour réaliser une opération spécifique, par exemple :
  - ▶ Composant DIP (Dual In-line Package)
  - ▶ ASIC (Application Specific Integrated Circuit)
  - ▶ Périphérique dans un microcontrôleur
- ▶ Un composant matériel est spécialisé dans une opération, et dispose d'un circuit logique conçu pour et dédié à cette tâche

Note : on ne parlera dans ce cours que de composants numériques



74HC138 : composant DIP démultiplexeur



Vue au microscope électronique d'un STM32F103 : on remarque différentes zones pour le processeur, la mémoire et les différents périphériques

# Logiciel et matériel :

## Le logiciel

- ▶ Le logiciel est un programme s'exécutant sur un (ou plusieurs) cœur(s) de calcul
  - ▶ Généralement écrit en langage de haut niveau, puis transformé en langage machine par un compilateur

```
void loop()
{
    static Etat_t etat = STOP;
    static uint32_t cc;

    switch (etat)
    {
        case STOP:
            if (Serial.available())
            {
                if (Serial.read() == 'G')
                {
                    etat = GO;
                    cc = 0;
                    afficheMinuterie(cc);
                }
            }
            break;
        case GO:
            cc++;
            afficheMinuterie(cc);
            if (Serial.available())
            {
                if (Serial.read() == 'H')
                {
                    etat = PAUSE;
                }
            }
            else if (cc == 6000)
            {
                etat = STOP;
            }
            break;
        case PAUSE:
            if (Serial.available())
            {
                if (Serial.read() == 'P')
                {
                    etat = GO;
                }
            }
            break;
    }
}
```



# Matériel vs. logiciel

## Logiciel

- ▶ Flexible
  - ▶ Peut être modifié sans intervention physique
  - ▶ La création d'une nouvelle fonctionnalité ne nécessite que le temps de développement du code
- ▶ Peu efficace
  - ▶ Un processeur doit pouvoir tout faire
    - ▶ Impossible d'optimiser le placement des éléments logiques pour une application
    - ▶ Exécution séquentielle du code
    - ▶ Une ligne de code nécessite de multiples instructions, soit autant de cycles d'horloge
  - ▶ Très lent à consommation électrique équivalente, ou très consommateur à vitesse équivalente avec un ASIC

## Matériel

- ▶ Figé
  - ▶ La modification d'une fonction nécessite le remplacement d'un circuit
  - ▶ La création d'une nouvelle fonctionnalité nécessite la fabrication physique d'un nouveau composant (ASIC)
    - ▶ Extrêmement couteux, très long
- ▶ Très efficace
  - ▶ Le circuit étant conçu pour une tâche, il est optimisé pour elle
    - ▶ Placement des fonctions logiques réfléchi
    - ▶ Opérations réalisées en parallèle
    - ▶ « Réagit » à la même vitesse que l'horloge
  - ▶ Consommation électrique minimale et/ou vitesse maximale selon les choix de design


# Une troisième voie : le matériel reconfigurable

- ▶ Et si... on imaginait un composant matériel, mais reprogrammable ?
- ▶ Les notions semblent antinomiques, et pourtant...



# Une troisième voie : le matériel reconfigurable

- ▶ Imaginons une cellule capable de réaliser une petite fonction logique en remplissant une table de vérité configurable...




Exemple de cellule logique programmable

# Une troisième voie : le matériel reconfigurable


► ... et mettons-en plein !

Routage (configurable) :  
Utilisation de transistors pour choisir quelles intersections sont connectées



# Une troisième voie : le matériel reconfigurable

► Exemple de placement / routage



# Matériel programmable : Avantages et inconvénients

- ▶ Par rapport au logiciel
  - ▶ Vitesse ++ (à consommation équivalente)
    - ▶ Mais pas autant qu'un ASIC
  - ▶ Consommation -- (à vitesse équivalente)
    - ▶ Mais pas autant qu'un ASIC
- ▶ Par rapport à un ASIC
  - ▶ Flexible
    - ▶ Reprogrammable sans fabrication dédiée coûteuse
- ▶ Il s'agit donc d'une voie intermédiaire entre logiciel et matériel
- ▶ Épargne le coût et le temps de développement d'un ASIC, sans pour autant égaler les performances que l'on pourrait obtenir par la conception d'un circuit dédié
- ▶ Très utile pour :
  - ▶ Le prototypage
  - ▶ Les fabrications en petites quantités
  - ▶ Les dispositifs devant réagir au cycle d'horloge près et devant permettre d'être mis à jour

NOTIONS DE BASE : LOGICIEL ET MATÉRIEL

# Bref historique du matériel reconfigurable

COMMENT CONCEVOIR LE CIRCUIT LOGIQUE ?

BUS D'INTERCONNEXION

REGISTRES ET ADRESSES SUR UN BUS

POINT DE SYNTAXE LANGAGE C

# Années '70


## Programmable Logic Array (PLA)

13



L'icône d'information indique que le contenu de ces slides est à titre informatif, il ne vous est pas demandé de le retenir

- ▶ Matrice de fonction logiques
- ▶ On choisit les connexions à réaliser pour une fonction logique spécifique
- ▶ On « programme » le composant à la fabrication en concevant le masque utilisé pour la fabrication du circuit intégré



Un circuit PLA.

Les cercles représentent des connexions possibles  
À la fabrication, on choisit quelles connexions sont réalisées




# Années '70

## Programmable Arrays Logic (PAL)

14



- ▶ Matrice de fonction logiques
- ▶ On choisit les connexions à réaliser pour une fonction logique spécifique
- ▶ On programme le composant en flashant le contenu d'une mémoire qui pilote les connexions programmables
- ▶ Selon la génération, la mémoire peut être :
  - ▶ PROM (programmable une seule fois, antifusibles)
  - ▶ EPROM (la mémoire peut être effacée par UV pour être programmée à nouveau)
  - ▶ EEPROM (la mémoire est entièrement reprogrammable) – on parle alors aussi de Generic Array Logic (GAL)



Simplified programmable logic device

Un circuit PAL. Les vagues représentent des connexions programmables


# Années '80

## Complex Programmable Logic Device (CPLD)

15



- ▶ Équivalent de nombreux GAL sur un seul circuit
- ▶ La programmation se fait toujours par choix du routage des bits individuels




Altera EPM7032

# Années '80

## Field-Programmable Gate Array (FPGA)

- ▶ Programmation sur la base de Configurable Logic Blocks (CLB), qui rassemblent au minimum une ou plusieurs LUT et des bascules D
  - ▶ Les FPGA peuvent également intégrer des blocs spécialisés (additionneurs, multiplicateurs, etc.)
- ▶ La mémoire est en général volatile (ne survit pas à une perte d'alimentation)
  - ▶ Nécessite l'adjonction d'une mémoire externe pour être automatiquement reprogrammée au boot



Altera Cyclone 1


# Évolution des FPGA

- ▶ Le développement des FPGA a suivi une progression rapide
  - ▶ On a maintenant des centaines de millions de portes logiques, des blocs spécialisés et de la mémoire dans un FPGA
- ▶ Il est rapidement devenu possible de déployer des cœurs de processeurs sur un FPGA (on parle alors de processeur « softcore »)
  - ▶ Wait! Pourquoi faire ? On combine pas les désavantages du matériel avec les désavantages du logiciel, du coup ?
- ▶ L'idée est de créer des designs sur mesure, sur une seule puce : un ou plusieurs processeur(s), accompagné(s) de périphériques spécialisés dédiés à une tâche
  - ▶ On parle alors de System On Programmable Chip (SOPC)
- ▶ La communication entre le processeur et les autres composants à l'intérieur du SOPC se fait généralement par un bus de communication



# Du FPGA au SOPC

- ▶ L'utilisation de processeurs softcore se généralise
  - ▶ C'est quand même bien pratique, parfois, le software !
- ▶ Pourquoi ne pas intégrer directement un microcontrôleur dans le même chip que le FPGA ?
  - ▶ On parle alors de « hardwired core »
- ▶ Le bus du  $\mu$ P se prolonge dans la zone programmable, pour pouvoir ajouter des périphériques personnalisés



Xilinx Zynq 7000 : un microcontrôleur ARM couplé à de la logique programmable

NOTIONS DE BASE : LOGICIEL ET MATÉRIEL  
BREF HISTORIQUE DU MATÉRIEL RECONFIGURABLE

# Comment concevoir le circuit logique ?

BUS D'INTERCONNEXION  
REGISTRES ET ADRESSES SUR UN BUS  
POINT DE SYNTAXE LANGAGE C




# Mais comment coder tout ça ?

- ▶ Dans les premières générations de composants logiques programmable, on déterminait bit à bit la valeur de chaque interconnexion via des équations logiques
- ▶ Dans les composants plus récents, c'est tout simplement impossible en raison de la complexité
- ▶ Des langages de description matériels (Hardware Description Language – HDL) ont donc été développés
  - ▶ Le VHDL et le Verilog sont les deux langages de description les plus répandus

- ▶ Exemple de code en VHDL : multiplexeur 4 vers 1

```
entity Mux_4v1 is
  port (D : in  std_logic_vector(3 downto 0);
        A : in  std_logic_vector(1 downto 0);
        S : out std_logic
        );
end entity;

architecture ar of Mux_4v1 is
begin
  with A select S <=
    D(0) when "00",
    D(1) when "01",
    D(2) when "10",
    D(3) when others;
end architecture;
```



A(1..0)	S
00	D(0)
01	D(1)
10	D(2)
11	D(3)

- ▶ Le développement des FPGA a permis de mettre à disposition des composants matériels de la même manière que des bibliothèques logicielles
- ▶ On parle d'« Intellectual Property Blocks » (Blocs de propriété intellectuelle), ou IP Blocks, ou tout simplement IP
- ▶ Les IP peuvent être distribuées :
  - ▶ Directement sous forme de code HDL (open source hardware)
  - ▶ Sous forme illisible par un humain, le code pouvant alors être sécurisé pour n'être utilisable qu'avec une licence

Exemples de sites proposant  
du code matériel open source :

<https://opencores.org>

<https://github.com/search?q=language:vhdl>

# Code VHDL et schéma logique


22

- ▶ On ne codera pas en VHDL cette année, mais on utilisera des outils qui généreront du code VHDL à partir d'IP
- ▶ Nous n'allons donc pas apprendre le langage (rendez-vous en 3<sup>ème</sup> année pour ça !), mais nous allons avoir besoin de comprendre le code à *minima*
- ▶ Cela nous permettra notamment de réaliser des schémas pour la compréhension du code généré
- ▶ Il est inutile d'apprendre la syntaxe du VHDL, mais référez-vous y quand vous en aurez besoin en TP

# Schéma-bloc : rappels


23

- ▶ Dans la représentation « bloc » d'un composant, on place :
  - ▶ Les entrées à gauche
  - ▶ Les sortie à droite
  - ▶ Le nom du composant en haut ou en bas
- ▶ On appelle ce schéma la « vue externe du composant »
  - ▶ Dans cette vue, on ne s'intéresse pas à ce qu'il y a dans le composant
  - ▶ Aussi appelée « vue boîte noire »



# Code VHDL et schéma de la vue externe

- ▶ En VHDL, la partie « `entity` » représente la vue externe d'un composant
  - ▶ Le `nom du composant` est situé après le mot-clé `entity`
  - ▶ Les `entrées` et les `sorties` sont listées dans la partie `port ( ... )`
  - ▶ Le mot-clé `in` ou `out` indique si il s'agit d'une entrée ou d'une sortie
  - ▶ Si il s'agit d'un « `vector` », alors le signal est sur plusieurs bits
- ▶ On trouve également cette définition avec le mot-clé `component` au lieu d'`entity`



```
entity Mux_4v1 is
port(D : in  std_logic_vector(3 downto 0);
      A : in  std_logic_vector(1 downto 0);
      S : out std_logic
      );
end entity;
```

```
component Mux_4v1 is
port(D : in  std_logic_vector(3 downto 0);
      A : in  std_logic_vector(1 downto 0);
      S : out std_logic
      );
end component;
```

NOTIONS DE BASE : LOGICIEL ET MATÉRIEL  
BREF HISTORIQUE DU MATÉRIEL RECONFIGURABLE  
COMMENT CONCEVOIR LE CIRCUIT LOGIQUE ?

## Bus d'interconnexion

REGISTRES ET ADRESSES SUR UN BUS  
POINT DE SYNTAXE LANGAGE C



# Bus série et bus parallèle

26


- ▶ Vous avez jusqu'à présent utilisé des bus série
  - ▶ UART
  - ▶ SPI
  - ▶ I2C
- ▶ Ces bus utilisent un seul fil pour faire transiter les données
  - ▶ Il y a parfois plusieurs fils dans le bus
    - ▶ Bus d'horloge en SPI et en I2C
    - ▶ Signaux de sélection du périphérique en SPI
  - ▶ Mais les données (et parfois, les adresses) passent par un seul fil, un bit après l'autre
- ▶ Un bus parallèle fait transiter tous les bits de la donnée simultanément, en utilisant plusieurs fils
  - ▶ Il y a donc autant de fils qu'il y a de bits dans le mot de donnée
- ▶ Avantage : le mot de donnée est transmis en un seul cycle d'horloge
- ▶ Inconvénient : besoin de plus de fils !

# Structure d'un bus parallèle :

## Canaux

27

- ▶ Un bus relie 2 composants ou plus
  - ▶ Chaque composant peut être maître et/ou esclave
- ▶ Les signaux (ou fils) composant le bus sont séparés en trois « catégories », ou « canaux » :
  - ▶ Canal de donnée
    - ▶ Pour faire transiter les données entre les périphériques
  - ▶ Canal d'adresse
    - ▶ Pour indiquer à quel périphérique on s'adresse
  - ▶ Canal de contrôle
    - ▶ Pour paramétrer la transaction (lecture/écriture, nombre de mots envoyés, taille des données envoyées, etc.)



# Structure d'un bus parallèle : Horloge et reset

- ▶ En plus des différents canaux, le bus fait également transiter deux signaux supplémentaires : l'horloge et le signal de reset
- ▶ Les composants (ou tout au moins leur interface de bus) doivent être synchronisés pour que les signaux sur le bus soient compris de tous : ils partagent donc une horloge commune
  - ▶ Les composants peuvent par ailleurs disposer d'autres horloges pour leur comportement interne
- ▶ Chaque composant doit être initialisé au démarrage, et pouvoir être réinitialisé au besoin : un signal de reset est donc également fourni à tous les composants
  - ▶ On parle de reset « asynchrone », car il peut intervenir à n'importe quel moment
  - ▶ Les composants peuvent par ailleurs disposer d'autres manières de se réinitialiser, par exemple par écriture dans un registre : on parle alors de reset « synchrone », car l'information de reset sera prise en compte, comme n'importe quelle autre information, sur un front d'horloge

# Bus sur puce (On-chip buses)

- ▶ Lorsque l'on travaille sur une puce, on utilise en général des bus parallèles, car le nombre de fils n'est pas un problème, vu qu'il s'agit en réalité de connexions internes au FPGA
  - ▶ Par exemple, un bus 32 bits aura 32 connexions de données
- ▶ Quelques standards de bus
  - ▶ Avalon (Altera/Intel)
  - ▶ ARM AMBA (Xilinx/AMD)
- Un composant connecté à un bus peut-être maître ou esclave
  - Le maître initie la transaction
  - L'esclave répond
- Un processeur est toujours maître
- Un périphérique peut être maître et/ou esclave
- Une mémoire est toujours esclave

# Connexions d'un processeur : Bus d'instruction et bus de données

- ▶ Un processeur exécute un programme
  - ▶ Un programme est constitué d'une série d'instructions
  - ▶ Les instructions sont stockées en mémoire
  - ▶ Le processeur accède à cette mémoire par un bus
- ▶ Un processeur travaille sur des données
  - ▶ Ces données sont stockées en mémoire
  - ▶ Le processeur accède à cette mémoire par un bus
- ▶ Un processeur échange des données avec des périphériques
  - ▶ Cet échange de données passe par un bus
- ▶ Les bus servent donc à faire transiter :
  - ▶ Des données
    - ▶ Entre le processeur et un périphérique
    - ▶ Entre le processeur et une mémoire
    - ▶ Entre deux périphériques
    - ▶ Entre un périphérique et une mémoire
  - ▶ Des instructions
    - ▶ Entre le processeur et une mémoire
- ▶ Généralement, on utilise deux bus distincts : un pour les données et un pour les instructions
  - ▶ on parle alors d'architecture *Harvard*, par opposition à l'architecture *Von Neumann* qui n'utilise qu'un seul bus



# Topologies de bus sur puce

31



- ▶ Médium partagé (Shared-medium)
  - ▶ Un seul canal d'adresse ( $n$  bits) et un seul canal de données ( $m$  bits), partagés dans le temps entre les périphériques
- ▶ Crossbar
  - ▶ Plusieurs canaux directs entre périphériques, utilisables en parallèle (pour  $c$  canaux,  $c \times (n+m)$  bits)
- ▶ Réseau sur puce (Network-on-chip – NOC)
  - ▶ Réseau commuté avec des routeurs faisant transiter les données entre les IP
  - ▶ Type de réseau lui-même configurable, voir par exemple [Wormhole switching](#) pour votre culture générale

# Exemple – Bus AXI

32



- ▶ Le bus AXI (Advanced eXtensible Interface) fait partie de la famille de bus AMBA (Advanced Microcontroller Bus Architecture), développée par ARM
- ▶ Utilisé par la famille de FPGA Zynq de Xilinx
- ▶ Composé de 5 canaux (chacun ayant ses propres signaux)
  - ▶ Read Address channel (AR)
  - ▶ Read Data channel (R)
  - ▶ Write Address channel (AW)
  - ▶ Write Data channel (W)
  - ▶ Write Response channel (B)
- ▶ Les bus de données peuvent être configurés de 8 bits à 1024 bits
- ▶ Topologies supportées :
  - ▶ Bus d'adresse et de données partagés (shared medium)
  - ▶ Bus d'adresse partagé, multiples bus de données
  - ▶ Bus d'adresse et de données multiples (crossbar)
- ▶ Voir la spécification complète [ici](#)

Deux canaux d'adresse, deux canaux de données : le bus est full duplex







# Exemple – Bus AXI

## Quelques exemples de signaux

- ▶ Signaux globaux
  - ▶ ACLK : horloge
  - ▶ ARESETn : reset
- ▶ Canal « Write address »
  - ▶ AWADDR : adresse d'écriture
  - ▶ AWLEN : nombre de mots à transférer
  - ▶ AWSIZE : taille des mots à transférer
  - ▶ AWVALID : validation de l'adresse (= enable)
  - ▶ ... et 8 autres signaux
- ▶ Canal « Write data »
  - ▶ WDATA : donnée
  - ▶ WVALID : validation de la donnée (= enable)
  - ▶ ... et 5 autres signaux
- ▶ Canal « Write response »
  - ▶ BVALID : indique que l'adresse est valide
  - ▶ BREADY : indique que le maître accepte une réponse au write
  - ▶ ... et 3 autres signaux

# Exemple – Bus AXI Chonogrammes




NOTIONS DE BASE : LOGICIEL ET MATÉRIEL  
BREF HISTORIQUE DU MATÉRIEL RECONFIGURABLE  
COMMENT CONCEVOIR LE CIRCUIT LOGIQUE ?  
BUS D'INTERCONNEXION

# Registres et adresses sur un bus

POINT DE SYNTAXE LANGAGE C

# Notion de registre et d'adresse

36



Attention au calcul !  
Dernière adresse de la plage mémoire = début + taille - 1

Plage mémoire d'un composant de taille 0x10

# Note additionnelles

- ▶ Toutes les adresses dans la plage d'un composant ne sont pas forcément des registres
- ▶ Chaque registre peut être en lecture seule (R), en écriture seule (W) ou en lecture/écriture (R/W), individuellement des autres
- ▶ Attention ! La lecture d'un registre R/W ne retourne pas forcément ce qui y a été écrit !
  - ▶ Par exemple, certains bits d'un registre peuvent indiquer une information sur l'état interne du composant, indépendamment de la valeur que vous y avez écrit



# Exemple de registres : Xilinx AXI IIC Bus interface

- ▶ Périphérique I2C fourni par Xilinx
  - ▶ Voir la [doc complète](#)
- ▶ Il s'agit des adresses au sein du périphérique (offset) : il faut ajouter l'adresse de base du périphérique pour obtenir l'adresse d'un registre sur le bus
  - ▶ Si on place le périphérique à l'adresse 0x1000 sur le bus, quelle sera l'adresse de son registre CR ?
  - ▶ CR sera alors à l'adresse 0x1100
- ▶ Les registres sont alignés sur la largeur du bus
  - ▶ Par exemple, sur un bus 32 bits (= 4 octets), les adresses sont alignées sur des multiples de 4
- ▶ Notez que certaines adresses n'existent pas dans ce composant (elles sont inutilisées)

Par exemple, les adresses 0x044 à 0x0FF sont inutilisées

Le bus étant sur 32 bits, le registre CR utilise les adresses 0x100, 0x101, 0x102 et 0x103 pour stocker ses 4 octets

Address (hex)	Register Name	Access Type	Default Value (hex)
<b>Interrupt Registers</b>			
0x01C	Interrupt Enable (GIE) <sup>(1)</sup>	Read/Write	0x0
0x020	Interrupt Status Register (ISR) <sup>(1)</sup>	Read/Toggle <sup>(3)</sup> on Write	0xD0
0x028	Interrupt Enable Register (IER) <sup>(1)</sup>	Read/Write	0x0
<b>Soft Reset</b>			
0x040	Soft Reset Register (SOFTR) <sup>(2)</sup>	Write Only	N/A
<b>IIC Configuration, Control, Data</b>			
0x100	Control Register (CR)	Read/Write	0x0
0x104	Status Register (SR)	Read	0x0
0x108	Transmit FIFO (TX_FIFO)	Write Only	0x0
	Receive FIFO (RX_FIFO)	Read Only	0x0
	Address Register (ADR)	Read/Write	0x0
	TX FIFO Occupancy Register (TX_FIFO_OCY)	Read	0x0
	RX FIFO Occupancy Register (RX_FIFO_OCY)	Read	0x0
	Test Address Register (TEN_ADR)	Read/Write	0x0
	Programmable Depth Interrupt Register (PIRQ)	Read/Write	0x0
0x124	General Purpose Output Register (GPO)	Read/Write	0x0
0x128	Timing Parameter TSUSTA Register	Read/Write	See Note <sup>(4)</sup>
0x12C	Timing Parameter TSUSTO Register	Read/Write	See Note <sup>(4)</sup>
0x130	Timing Parameter THDSTA Register	Read/Write	See Note <sup>(4)</sup>
0x134	Timing Parameter TSUDAT Register	Read/Write	See Note <sup>(4)</sup>
0x138	Timing Parameter TBUF Register	Read/Write	See Note <sup>(4)</sup>
0x13C	Timing Parameter THIGH Register	Read/Write	See Note <sup>(4)</sup>
0x140	Timing Parameter TLOW Register	Read/Write	See Note <sup>(4)</sup>

Pas de « -1 » ici :  
L'adresse d'un registre est  
base + offset

Le registre suivant est donc  
à l'adresse 0x104



NOTIONS DE BASE : LOGICIEL ET MATÉRIEL  
BREF HISTORIQUE DU MATÉRIEL RECONFIGURABLE  
COMMENT CONCEVOIR LE CIRCUIT LOGIQUE ?  
BUS D'INTERCONNEXION  
REGISTRES ET ADRESSES SUR UN BUS

# Point de syntaxe langage C

# Point de syntaxe langage C :


## Adresses et pointeurs

- ▶ Le langage C (également en C++) définit un type de variable particulier : les pointeurs
- ▶ Un pointeur est une adresse : adresse d'un registre sur le bus, ou adresse d'une variable dans la mémoire
  - ▶ Dans ce cours, nous utiliserons les pointeurs uniquement pour accéder à des registres sur le bus
  - ▶ Des informations complémentaires pour l'utilisation sur des variables sont disponibles dans les annexes en fin de cours
- ▶ Un pointeur permet donc d'accéder au contenu d'une adresse (ici, au contenu d'un registre), en lecture et/ou en écriture
- ▶ La syntaxe des pointeurs peut être un peu déroutante au début, soyez très attentifs à la suite !

# Point de syntaxe langage C : Adresses et pointeurs

- ▶ L'opérateur indiquant un pointeur est « \* »
- ▶ Lors de la définition d'une variable de type pointeur, il faut ajouter cet opérateur après le type de la variable
- ▶ Par exemple, on déclarera une adresse vers un registre de 32 bits comme ceci :

```
uint32_t* monAdresse;
monAdresse = 0x00001100;
```



- ▶ Pour manipuler la donnée située dans le registre (et non le pointeur) on ajoute l'opérateur « \* » avant le nom de la variable :

```
*monAdresse = 0xABCD;
uint32_t valeurRegistre = *monAdresse;
```

- ▶ Ainsi, on ne modifie pas *le pointeur* mais *le registre situé à l'adresse stockée dans le pointeur*
- ▶ Mnémotechnique : regardez la déclaration, et ajoutez mentalement des parenthèses autour de ce qui vous intéresse :

```
(uint8_t*) (monAdresse)
(uint8_t) (*monAdresse)
```

**\*monAdresse** est de type `uint8_t` : c'est donc une valeur

**monAdresse** est de type `uint8_t*` : c'est donc un pointeur

# Par exemple

- ▶ Sur l'exemple de tout à l'heure, on peut donc manipuler les registres CR et SR de la manière suivante
- ▶ En supposant que le périphérique est à l'adresse 0x0001000 sur le bus :

Attention : certains registres ne sont accessibles qu'en lecture ou qu'en écriture

Address (hex)	Register Name	Access Type	Default Value (hex)
<b>Interrupt Registers</b>			
0x01C	Global Interrupt Enable (GIE) <sup>(1)</sup>	Read/Write	0x0
0x020	Interrupt Status Register (ISR) <sup>(1)</sup>	Read/Write	0xD0
0x028	Interrupt Enable Register (IER) <sup>(1)</sup>	Read/Write	0x0
<b>Soft Reset</b>			
0x040	Soft Reset Register (SOFTR) <sup>(2)</sup>	Write Only	N/A
<b>IIC Configuration, Control, Data</b>			
0x100	Control Register (CR)	Read/Write	0x0
0x104	Status Register (SR)	Read	0xC0
0x108	Transmit FIFO (TX_FIFO)	Read/Write	0x0
0x10C	Receive FIFO (RX_FIFO)	Read	N/A
0x110	Slave Address Register (ADR)	Read/Write	0x0
0x114	Transmit FIFO Occupancy Register (TX_FIFO_OCY)	Read	0x0
0x118	Receive FIFO Occupancy Register (RX_FIFO_OCY)	Read	0x0
0x11C	Slave Ten Bit Address Register (TEN_ADR)	Read/Write	0x0
0x120	Receive FIFO Programmable Depth Interrupt Register (RX_FIFO_PIRQ)	Read/Write	0x0
0x124	General Purpose Output Register (GPO)	Read/Write	0x0
0x128	Timing Parameter TSUSTA Register	Read/Write	See Note <sup>(4)</sup>
0x12C	Timing Parameter TSUSTO Register	Read/Write	See Note <sup>(4)</sup>
0x130	Timing Parameter THDSTA Register	Read/Write	See Note <sup>(4)</sup>
0x134	Timing Parameter TSUDAT Register	Read/Write	See Note <sup>(4)</sup>
0x138	Timing Parameter TBUF Register	Read/Write	See Note <sup>(4)</sup>
0x13C	Timing Parameter THIGH Register	Read/Write	See Note <sup>(4)</sup>
0x140	Timing Parameter TLOW Register	Read/Write	See Note <sup>(4)</sup>

```
// Adresse de base du périphérique
#define I2C_BASE_ADDR 0x00001000
// Offsets des registres
#define I2C_CR_OFFSET 0x100
#define I2C_SR_OFFSET 0x104

// Définitions de pointeurs sur les registres
volatile uint32_t* const I2C_CONTROL_REG = I2C_BASE_ADDR + I2C_CR_OFFSET;
volatile uint32_t* const I2C_STATUS_REG = I2C_BASE_ADDR + I2C_SR_OFFSET;

// Manipulation des pointeurs
*I2C_CONTROL_REG = 0x01; // Activer le périphérique I2C
uint16_t statut = *I2C_STATUS_REG; // Lire le statut
```

Les #define se placent en haut du fichier

Ces variables peuvent être également placées en haut du fichier (variables globales)

Ce code va dans une fonction !

#define est une syntaxe particulière permettant remplacer dans votre code une valeur (ici I2C\_BASE\_ADDR) par une autre (ici 0x00001000).  
**Ne pas** utiliser de constante dans le calcul des pointeurs !

# Et les « volatile » et les « const » ?

```
volatile uint32_t* const I2C_CONTROL_REG = I2C_BASE_ADDR + I2C_CR_OFFSET;  
volatile uint32_t* const I2C_STATUS_REG  = I2C_BASE_ADDR + I2C_SR_OFFSET;
```

- ▶ Dans la déclaration ci-dessus, deux mots-clés supplémentaires :
  - ▶ **volatile**
    - ▶ Indique que cette variable ne doit pas être optimisée par le compilateur
  - ▶ **const**
    - ▶ Vous le connaissez, mais pas placé à cet endroit
    - ▶ Placé ici (après l'\*), il signifie que le pointeur est constant (l'adresse du périphérique ne change effectivement pas), mais pas le contenu du registre
- ▶ Pour en savoir plus sur ces qualificatifs, voir les annexes en fin de cours
- ▶ La syntaxe à retenir est la suivante :

Adresse absolue du registre =  
Adresse de base du périphérique + offset du registre

```
volatile <taille>* const <nom du registre> = <adresse du registre>;
```

# Point d'entrée du programme

44


- ▶ Vous avez l'habitude des fonctions `setup()` et `loop()`
- ▶ En réalité, le point d'entrée d'un programme C ou C++ est le `main()`
- ▶ Les programmes que vous avez écrit jusqu'à présent ont déjà un `main()` (caché) qui a la forme ci-contre
- ▶ Dans ce module, vous devrez travailler avec le `main()`
- ▶ On conservera la même structure :
  - ▶ Initialisation une seule fois
  - ▶ Boucle principale infinie : dans un `while(1)`

```
void setup()
{
    // Initialisation
}

void loop()
{
    // Boucle principale
}

void main()
{
    setup();

    while(1)
    {
        loop();
    }
}
```





# Annexes

# Annexes

46



- ▶ Les slides présentés dans cette section ne font pas partie du cours
- ▶ Mais si vous avez envie de mieux comprendre certaines notions de langage C, vous pouvez vous y référer
- ▶ Ces notions seront d'ailleurs très probablement utiles dans des cours ultérieurs, donc pourquoi ne pas prendre un peu d'avance 😊 ?

# Position des qualificateurs

47



- ▶ Un qualificateur de type (par exemple « `const` » ou « `volatile` ») se place toujours *après* ce qu'il modifie

```
uint32_t volatile * const I2C_CONTROL_REG;
```

- ▶ Ici, `volatile` s'applique donc au `uint32_t` (la valeur pointée), et `const` s'applique au `*` (le pointeur)
- ▶ On a donc un pointeur dont l'adresse ne peut pas changer vers une variable qui ne doit pas être optimisée
- ▶ Oui, mais c'est pas ce qui était écrit sur les slides précédents !

```
volatile uint32_t* const I2C_CONTROL_REG;
```

- ▶ C'est une exception à la règle : un qualificateur placé en début de ligne s'applique à ce qui la suit
- ▶ C'est pourquoi vous avez toujours écrit :

```
const uint32_t MA_CONSTANTE = 10;
```

- ▶ Mais maintenant, vous savez que c'est la même chose que :

```
uint32_t const MA_CONSTANTE = 10;
```

# Le qualificateur `volatile`

48



- ▶ Le mot-clé `volatile` « indique que cette variable ne doit pas être optimisée par le compilateur », mais ça veut dire quoi ?
- ▶ Lorsque votre code est compilé, le compilateur l'optimise
- ▶ Par exemple, si vous écrivez

```
const int x = 10;
const int y = 2;
int z = x + y;
```
- ▶ Il est tout à fait possible que le compilateur supprime les variables `x` et `y`, et compile en fait :

```
int z = 12;
```
- ▶ De manière générale, si le contenu d'une case mémoire n'a pas été modifié entre deux utilisations, le code généré par le compilateur ne va pas lire à nouveau sa valeur mais réutiliser la valeur précédente sans ré-accéder à la mémoire
- ▶ Ça épargne des accès mémoire, c'est bien !
- ▶ MAIS si c'est un registre, dont la valeur peut changer à tout instant indépendamment du code, alors il y a problème ! Si on fait plusieurs lectures successives (par exemple dans une boucle pour attendre une valeur dans un registre), la valeur du registre ne sera lue que la première fois → boucle infinie !

# Pointeur vers une variable

49



- ▶ Pour pointer vers une variable, le pointeur doit indiquer le type de la variable pointée
- ▶ Par exemple, un pointeur vers une variable de type int se note :

```
int* monPointeur;
```

- ▶ Contrairement à un registre, dont on connaît précisément l'adresse sur le bus, on ne fixe jamais l'adresse d'une variable dans la mémoire !

```
int* monPointeur = 0x00000010;
```

- ▶ À la place, on utilise l'opérateur « & » pour obtenir l'adresse d'une autre variable :

```
int maVariable = 42;  
int* monPointeur = &maVariable;  
*monPointeur = 21;
```

Ici, on manipule  
maVariable via son  
adresse

Interdit !  
Il y a peut-être déjà une  
variable à cette adresse,  
ou cette adresse n'est  
peut-être même pas dans  
la mémoire !

# Arithmétique des pointeurs

50



- ▶ Pourquoi faut-il utiliser des `#define` pour déclarer les adresses de base et les offsets ? Une constante ferait l'affaire, non ?
- ▶ Voyons ce qu'il se passe dans les cas suivants :

```
volatile uint32_t* const PERIPH_1_BASE_ADDR = 0x1000;
volatile uint16_t* const PERIPH_2_BASE_ADDR = 0x2000;

const int REG_1_OFFSET = 1;

volatile uint32_t* const PERIPH_1_REG_1 = PERIPH_1_BASE_ADDR + REG_1_OFFSET;
volatile uint16_t* const PERIPH_2_REG_1 = PERIPH_2_BASE_ADDR + REG_1_OFFSET;
```

Vaut 0x1004

- ▶ À votre avis, combien valent `PERIPH_1_REG_1` et `PERIPH_2_REG_1` ?

Vaut 0x2002

- ▶ L'arithmétique des pointeurs prend en compte la taille des variables pointées : par exemple une variable de 16 bits « utilise » 2 adresses sur le bus, un pointeur vers une telle variable sera donc incrémenté par pas de 2 (1 pour 8 bits ; 4 pour 32 bits ; 16 pour 64 bits, etc.)