Jitter Optimisation in a Generalised All-Digital Phase-Locked Loop Model

Eugene Koskin; Pierre Bisiaux; Dimitri Galayko; Elena Blokhina

doi:10.1109/TCSII.2020.3008069

Article Dans Une Revue IEEE Transactions on Circuits and Systems II: Express Briefs Année : 2021

Jitter Optimisation in a Generalised All-Digital Phase-Locked Loop Model

(1) , (1) , (2) , (1)

1
2

Eugene Koskin

Fonction : Auteur
PersonId : 1237452
ORCID : 0000-0002-4253-0312

University College Dublin [Dublin]

Pierre Bisiaux

Fonction : Auteur
PersonId : 1237453
ORCID : 0000-0001-7111-4337

University College Dublin [Dublin]

Dimitri Galayko

Fonction : Auteur
PersonId : 13414
IdHAL : dimitri-galayko
ORCID : 0000-0002-7056-7489
IdRef : 069883130

Circuits Intégrés Numériques et Analogiques

CV

Elena Blokhina

Fonction : Auteur
PersonId : 1237454
ORCID : 0000-0002-4164-4350

University College Dublin [Dublin]

Domaines

Sciences de l'ingénieur [physics]

Dimitri Galayko : Connectez-vous pour contacter le contributeur

https://hal.science/hal-04030258

Soumis le : mercredi 15 mars 2023-14:20:08

Dernière modification le : mercredi 30 octobre 2024-13:33:53

Dates et versions

hal-04030258 , version 1 (15-03-2023)

Identifiants

HAL Id : hal-04030258 , version 1
DOI : 10.1109/TCSII.2020.3008069

Citer

Eugene Koskin, Pierre Bisiaux, Dimitri Galayko, Elena Blokhina. Jitter Optimisation in a Generalised All-Digital Phase-Locked Loop Model. IEEE Transactions on Circuits and Systems II: Express Briefs, 2021, 68 (1), pp.77-81. ⟨10.1109/TCSII.2020.3008069⟩. ⟨hal-04030258⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS LIP6 LIP6-CIAN SORBONNE-UNIVERSITE SU-SCIENCES

34 Consultations

0 Téléchargements

Jitter Optimisation in a Generalised All-Digital Phase-Locked Loop Model

Domaines

Dates et versions

Identifiants

Citer

Exporter

Collections

Altmetric

Partager