An efficient FPGA-based dynamic partial reconfiguration design flow and environment for image and signal processing IP cores - Archive ouverte HAL Accéder directement au contenu
Article Dans Une Revue Signal Processing: Image Communication Année : 2010

An efficient FPGA-based dynamic partial reconfiguration design flow and environment for image and signal processing IP cores

B. Krill
  • Fonction : Auteur
A. Ahmad
  • Fonction : Auteur
A. Amira
  • Fonction : Auteur
H. Rabah

Dates et versions

hal-03983446 , version 1 (10-02-2023)

Identifiants

Citer

B. Krill, A. Ahmad, A. Amira, H. Rabah. An efficient FPGA-based dynamic partial reconfiguration design flow and environment for image and signal processing IP cores. Signal Processing: Image Communication, 2010, 25 (5), pp.377-387. ⟨10.1016/j.image.2010.04.005⟩. ⟨hal-03983446⟩
2 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More