Dans les communications sans-fil classiques, des préambules sont utilisés pour aider le récepteur à détecter et synchroniser les trames. Cependant, ceux-ci entraînent une surconsommation de bande passante et de ressources non négligeables pour les paquets courts. Récemment, un nouveau type de trame sans préambule appelé Quasi Cyclic Small Packet (QCSP) a été proposé. Les travaux actuels étudient la mise en oeuvre de la chaîne de communication associée. Dans cet article, seule le processus de complexité calculatoire la plus élevée, la détection coté récepteur, est détaillé. Différents niveaux de parallélisme et stratégies d'implémentation sont détaillés en logiciel (CPU) et matériel (FPGA). Un comparatif des performances atteignables est réalisé sur des cibles multicoeurs et FPGA.