A CMOS 0.18 μm 600 MHz clock multiplier PLL and a pseudo-LVDS driver for the high speed data transmission for the ALICE Inner Tracking System front-end chip - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2016

A CMOS 0.18 μm 600 MHz clock multiplier PLL and a pseudo-LVDS driver for the high speed data transmission for the ALICE Inner Tracking System front-end chip

A. Lattuca
  • Fonction : Auteur
G. Mazza
  • Fonction : Auteur
G.Aglieri Rinella
  • Fonction : Auteur
C. Cavicchioli
  • Fonction : Auteur
N. Chanlek
  • Fonction : Auteur
A. Collu
  • Fonction : Auteur
D. Gajanana
  • Fonction : Auteur
C. Gao
  • Fonction : Auteur
H. Hillemanns
  • Fonction : Auteur
S. Hristozkov
  • Fonction : Auteur
A. Junique
  • Fonction : Auteur
M. Keil
  • Fonction : Auteur
D. Kim
  • Fonction : Auteur
M. Kofarago
  • Fonction : Auteur
T. Kugathasan
  • Fonction : Auteur
Y. Kwon
  • Fonction : Auteur
M. Mager
  • Fonction : Auteur
K.Marek Sielewicz
  • Fonction : Auteur
C.Augusto Marin Tobon
  • Fonction : Auteur
D. Marras
  • Fonction : Auteur
P. Martinengo
  • Fonction : Auteur
H. Mugnier
  • Fonction : Auteur
L. Musa
  • Fonction : Auteur
C. Puggioni
  • Fonction : Auteur
F. Reidt
  • Fonction : Auteur
P. Riedler
  • Fonction : Auteur
J. Rousset
  • Fonction : Auteur
S. Siddhanta
  • Fonction : Auteur
W. Snoeys
  • Fonction : Auteur
M. Song
  • Fonction : Auteur
G. Usai
  • Fonction : Auteur
J.Willem van Hoorne
  • Fonction : Auteur
P. Yang
  • Fonction : Auteur

Résumé

This work presents the 600 MHz clock multiplier PLL and the pseudo-LVDS driver which are two essential components of the Data Transmission Unit (DTU), a fast serial link for the 1.2 Gb/s data transmission of the ALICE inner detector front-end chip (ALPIDE). The PLL multiplies the 40 MHz input clock in order to obtain the 600 MHz and the 200 MHz clock for a fast serializer which works in Double Data Rate mode. The outputs of the serializer feed the pseudo-LVDS driver inputs which transmits the data from the pixel chip to the patch panel with a limited number of signal lines. The driver drives a 5.3 m-6.5 m long differential transmission line by steering a maximum of 5 mA of current at the target speed. To overcome bandwidth limitations coming from the long cables the pre-emphasis can be applied to the output. Currents for the main and pre-emphasis driver can individually be adjusted using on-chip digital-to-analog converters. The circuits will be integrated in the pixel chip and are designed in the same 0.18 μm CMOS technology and will operate from the same 1.8 V supply. Design and test results of both circuits are presented.

Dates et versions

hal-03622874 , version 1 (29-03-2022)

Identifiants

Citer

A. Lattuca, G. Mazza, G.Aglieri Rinella, C. Cavicchioli, N. Chanlek, et al.. A CMOS 0.18 μm 600 MHz clock multiplier PLL and a pseudo-LVDS driver for the high speed data transmission for the ALICE Inner Tracking System front-end chip. Topical Workshop on Electronics for Particle Physics, Sep 2015, Lisbon, Portugal. pp.C01066, ⟨10.1088/1748-0221/11/01/C01066⟩. ⟨hal-03622874⟩
22 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Mastodon Facebook X LinkedIn More