Une technique de correction d'erreurs basée sur le CRC pour des systèmes codés en treillis contenant des bits de bourrage
Résumé
This paper introduces a new error correction strategy using cyclic redundancy checks (CRC) for a trellis coded system in the presence of bit stuffing. The proposed receiver is designed to simultaneously demodulate, decode and correct the received message in the presence of bit stuffing. It is based on a Viterbi algorithm exploiting the conditional transitions of an appropriate extended trellis. The receiver is evaluated with automatic identification system (AIS) messages constructed with a 16 bit CRC and a Gaussian Minimum Shift Keying (GMSK) modulation. The stuffed bits are inserted after any sequence of five consecutive bits 1 as requested by the AIS recommendation. Simulation results illustrate the algorithm performance in terms of packet error rate. A gain of more than 2.5dB is obtained when compared to the conventional GMSK receiver.
Cet article présente une nouvelle stratégie de correction d’erreurs basée sur le contrôle de redondance cyclique (CRC) pour des systèmes codés en treillis contenant des bits de bourrage. Le récepteur proposé est conçu pour simultanément démoduler, décoder, et corriger les messages reçus en présence de bits de bourrage. Il s’appuie sur un algorithme de Viterbi utilisant des transitions conditionnelles et un treillis étendu approprié. Les performances de ce récepteur sont mesurées avec des messages du système d’identification automatique (AIS) incluant un CRC de 16 bits et utilisant la modulation à déplacement minimum gaussien (GMSK). Comme le définit la recommandation AIS, les bits de bourrage sont insérés après chaque séquence de cinq bits 1 consécutifs. Les résultats de simulation illustrant les performances de l’algorithme en terme de taux d’erreurs de paquets montrent un gain de plus de 2,5 dB par rapport au récepteur GMSK conventionne
| Origine | Fichiers produits par l'(les) auteur(s) |
|---|