Le développement de systèmes à base de composants consiste en l’assemblage d’un ensemble d’unités de base qui répondent chacune à une partie des exigences du système. Cette démarche permet la réduction du coût de développement. Cependant, l’opération d’assemblage impose l’adoption d’une approche de vérification qui doit être complète et moins coûteuse. Dans ce papier, nous proposons une approche formelle de vérification de la compatibilité de blocs SysML, en vue d’étudier la possibilité de leur assemblage. Principalement, une spécification SysML d’un système consiste à représenter sa structure sous forme d’un ensemble de blocs en interaction, cette interaction peut être modélisée par des modèles qui exposent un certain niveau de hiérarchie. Notre approche propose de profiter de la hiérarchie présente dans les modèles SysML ainsi que dans les automates afin d’alléger la vérification de la compatibilité des blocs SysML.