Reliability-Aware Circuit Design for High Speed Communication Systems - Archive ouverte HAL
Communication Dans Un Congrès Année : 2017

Reliability-Aware Circuit Design for High Speed Communication Systems

Mukherjee Chhandak
Bertrand Ardouin
  • Fonction : Auteur
Laboratoire de l'intégration, du matériau au système
Jean-Yves Dupuy
  • Fonction : Auteur
  • PersonId : 770147
  • IdRef : 192007084
Alcatel-Thalès III-V lab
Virginie Nodjiadjim
  • Fonction : Auteur
Alcatel-Thalès III-V lab
Muriel Riet
  • Fonction : Auteur
Alcatel-Thalès III-V lab
Zimmer Thomas
  • Fonction : Auteur
Laboratoire de l'intégration, du matériau au système
François Marc
NANOELECTRONIQUE/FICEI
Cristell Maneux
NANOELECTRONIQUE/MODEL

Domaines

Micro et nanotechnologies/Microélectronique

Marina DENG  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-02511649

Soumis le : mercredi 18 mars 2020-23:26:38

Dernière modification le : mardi 1 août 2023-14:54:05

Fichier non déposé

Dates et versions

hal-02511649 , version 1 (18-03-2020)

Identifiants

  • HAL Id : hal-02511649 , version 1

Citer

Mukherjee Chhandak, Bertrand Ardouin, Jean-Yves Dupuy, Virginie Nodjiadjim, Muriel Riet, et al.. Reliability-Aware Circuit Design for High Speed Communication Systems. XIIème Colloque du GdR SOC2, Jun 2017, Bordeaux, France. ⟨hal-02511649⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS IMS-BORDEAUX IMS-BORDEAUX-FUSION
30 Consultations
0 Téléchargements

Partager

More