Hardware architecture for lowering the error floor of LTE turbo codes - Archive ouverte HAL
Communication Dans Un Congrès Année : 2016

Hardware architecture for lowering the error floor of LTE turbo codes

Domaines

Electronique Architectures Matérielles [cs.AR]

Bertrand Le Gal  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01702580

Soumis le : mardi 6 février 2018-22:40:57

Dernière modification le : lundi 5 juin 2023-16:52:11

Fichier non déposé

Dates et versions

hal-01702580 , version 1 (06-02-2018)

Identifiants

Citer

Thibaud Tonnellier, Camille Leroux, Bertrand Le Gal, Christophe Jego, Benjamin Gadat, et al.. Hardware architecture for lowering the error floor of LTE turbo codes. 2016 Conference on Design and Architectures for Signal and Image Processing (DASIP), Oct 2016, Rennes, France. ⟨10.1109/DASIP.2016.7853805⟩. ⟨hal-01702580⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS IMS-BORDEAUX IMS-BORDEAUX-FUSION
46 Consultations
0 Téléchargements

Altmetric

Partager

More