Hardware architecture for lowering the error floor of LTE turbo codes - Archive ouverte HAL Accéder directement au contenu
Communication Dans Un Congrès Année : 2016
Fichier non déposé

Dates et versions

hal-01702580 , version 1 (06-02-2018)

Identifiants

Citer

Thibaud Tonnellier, Camille Leroux, Bertrand Le Gal, Christophe Jego, Benjamin Gadat, et al.. Hardware architecture for lowering the error floor of LTE turbo codes. 2016 Conference on Design and Architectures for Signal and Image Processing (DASIP), Oct 2016, Rennes, France. ⟨10.1109/DASIP.2016.7853805⟩. ⟨hal-01702580⟩
40 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More