DC and AC MOS transistor modelling in presence of high gate leakage and experimental validation - Archive ouverte HAL Accéder directement au contenu
Article Dans Une Revue Solid-State Electronics Année : 2004

DC and AC MOS transistor modelling in presence of high gate leakage and experimental validation

F. Gilibert
  • Fonction : Auteur
D. Rideau
  • Fonction : Auteur
M. Minondo
  • Fonction : Auteur
D. Roy
  • Fonction : Auteur
G. Gouget
  • Fonction : Auteur

Résumé

no abstract

Dates et versions

hal-01633145 , version 1 (11-11-2017)

Identifiants

Citer

F. Gilibert, D. Rideau, S. Bernardini, P. Scheer, M. Minondo, et al.. DC and AC MOS transistor modelling in presence of high gate leakage and experimental validation. Solid-State Electronics, 2004, 48 (4), pp.597-608. ⟨10.1016/j.sse.2003.09.020⟩. ⟨hal-01633145⟩
20 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More