DC and AC MOS transistor modelling in presence of high gate leakage and experimental validation - Archive ouverte HAL
Article Dans Une Revue Solid-State Electronics Année : 2004

DC and AC MOS transistor modelling in presence of high gate leakage and experimental validation

F. Gilibert
  • Fonction : Auteur
D. Rideau
  • Fonction : Auteur
S. Bernardini
University of Manchester Institute of Science and Technology
CV
P. Scheer
  • Fonction : Auteur
STMicroelectronics [Crolles]
M. Minondo
  • Fonction : Auteur
D. Roy
  • Fonction : Auteur
G. Gouget
  • Fonction : Auteur
A. Juge
  • Fonction : Auteur
STMicroelectronics [Crolles]

Résumé

no abstract

Domaines

Micro et nanotechnologies/Microélectronique

Sandrine Bernardini  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01633145

Soumis le : samedi 11 novembre 2017-15:50:54

Dernière modification le : mardi 23 juillet 2019-11:28:05

Consulter sur la plateforme ISTEX

Dates et versions

hal-01633145 , version 1 (11-11-2017)

Identifiants

Citer

F. Gilibert, D. Rideau, S. Bernardini, P. Scheer, M. Minondo, et al.. DC and AC MOS transistor modelling in presence of high gate leakage and experimental validation. Solid-State Electronics, 2004, 48 (4), pp.597-608. ⟨10.1016/j.sse.2003.09.020⟩. ⟨hal-01633145⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite
26 Consultations
0 Téléchargements

Altmetric

Partager

More