Hierarchical Static Timing Analysis for CMOS ULSI Circuits - Archive ouverte HAL
Communication Dans Un Congrès Année : 1999

Hierarchical Static Timing Analysis for CMOS ULSI Circuits

Karim Dioury
  • Fonction : Auteur
Alain Greiner
  • Fonction : Auteur
  • PersonId : 931647
Architecture des Systèmes intégrés et Micro électronique
Marie-Minerve Rosset-Louërat
Architecture des Systèmes intégrés et Micro électronique

Domaines

Informatique [cs]

Lip6 Publications  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01574139

Soumis le : vendredi 11 août 2017-16:16:08

Dernière modification le : mardi 11 avril 2023-15:16:28

Fichier non déposé

Dates et versions

hal-01574139 , version 1 (11-08-2017)

Identifiants

  • HAL Id : hal-01574139 , version 1

Citer

Karim Dioury, Alain Greiner, Marie-Minerve Rosset-Louërat. Hierarchical Static Timing Analysis for CMOS ULSI Circuits. International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU'99), Mar 1999, Monterey, CA, United States. pp.65-70. ⟨hal-01574139⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UPMC CNRS LIP6 SORBONNE-UNIVERSITE SU-SCIENCES
48 Consultations
0 Téléchargements

Partager

More