Interface de sérialisation 10 Gb/s pour convertisseur numérique/analogique sur-échantillonné à faible consommation
Résumé
Cet article présente la réalisation en technologie CMOS 65 nm d’une interface parallèle/série haut débit pour un convertisseur numérique/analogique (CNA) sur-échantillonné. Un générateur d’impulsions octophasé permet d’adresser 3 multiplexeurs 8:1 conçus à partir de portes de transfert. La fréquence de fonctionnement est réglable en tension, afin de pouvoir l’asservir sur le processeur bande de base. Les 3 voies numériques haut-débit ainsi générées servent de données d’entrée pour un CNA large bande. L’architecture présentée propose d’employer un CNA intégrateur sur-échantillonné, afin d’améliorer le rapport signal sur bruit ainsi que l’efficacité énergétique de la conversion