Les progrès de la technologie offrent aux concepteurs la possibilité d’intégrer sur un même circuit un système complet. Cependant du point de vue du test, ces systèmes sur puce posent de nouveaux problèmes. Cet article présente STEPS, une approche logicielle pour tester les SoCs compatibles avec la norme IEEE P1500. STEPS est basé sur le concept que le testeur industriel n’est plus considéré comme un initiateur appliquant des vecteurs aux plots de test du SoC mais plutôt comme une cible, une gigantesque mémoire contenant le programme de test. STEPS présuppose que le SoC intègre un contrôleur de RAM externe sur lequel le testeur sera connecté. L’unique ajout dans le SoC est un processeur de test P1500 qui exécute le programme contenu dans le testeur. Une comparaison entre l’approche STEPS et une stratégie classique de type bus est présentée.