Comparison of topside contact layouts for power dies embedded in PCB - Archive ouverte HAL
Communication Dans Un Congrès Année : 2016

Comparison of topside contact layouts for power dies embedded in PCB

Résumé

Embedding of power semiconductor dies in PCB is a very attractive technology, especially to achieve interconnects with a very low parasitic inductance and resistance. In this paper, we focus on the contact resistance and current distribution in a large (6×6mm 2) diode embedded in PCB, as a function of the layout of its topside contact. We demonstrate that by choosing a suitable contact layout, it is possible to achieve a very low contact resistance.

Domaines

Sciences de l'ingénieur [physics]
Fichier principal
Vignette du fichier
article.pdf (1.36 Mo) Télécharger le fichier
presentation.pdf (4.6 Mo) Télécharger le fichier
Origine Fichiers produits par l'(les) auteur(s)
Origine Fichiers produits par l'(les) auteur(s)

Cyril Buttay  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01373042

Soumis le : mercredi 28 septembre 2016-10:13:00

Dernière modification le : jeudi 7 novembre 2024-10:03:38

Archivage à long terme le : jeudi 29 décembre 2016-12:23:34

Télécharger pour visualiser

Dates et versions

hal-01373042 , version 1 (28-09-2016)

Identifiants

Citer

Chenjiang Yu, Cyril Buttay, Eric Labouré, Vincent Bley, Céline Combettes, et al.. Comparison of topside contact layouts for power dies embedded in PCB. ESTC, IMAPS, Sep 2016, Grenoble, France. ⟨10.1109/ESTC.2016.7764707⟩. ⟨hal-01373042⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UPMC CNRS UNIV-LYON1 INSA-LYON EC-LYON AMPERE CENTRALESUPELEC GEEPS ECO2 SEEDS-GT-PCB UNIV-PARIS-SACLAY INSA-GROUPE SORBONNE-UNIVERSITE 3DPHI SU-SCIENCES UDL LAPLACE LAPLACE_MDCE INRAE ANR GS-ENGINEERING GS-PHYSIQUE INSTITUT-SCIENCES-LUMIERE TOULOUSE-INP UNIV-UT3 UT3-TOULOUSEINP
213 Consultations
429 Téléchargements

Altmetric

Partager

More