Performance Improvement of FPGA Using Novel Multilevel Hierarchical Interconnection Structure - Archive ouverte HAL
Communication Dans Un Congrès Année : 2006

Performance Improvement of FPGA Using Novel Multilevel Hierarchical Interconnection Structure

Hayder Mrabet
Circuits Intégrés Numériques et Analogiques
Zied Marrakchi
  • Fonction : Auteur
  • PersonId : 969944
Circuits Intégrés Numériques et Analogiques
Pierre Souillot
  • Fonction : Auteur
Habib Mehrez
Circuits Intégrés Numériques et Analogiques
CV
André Tissot
  • Fonction : Auteur

Domaines

Architectures Matérielles [cs.AR]

Habib MEHREZ  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01372838

Soumis le : mardi 27 septembre 2016-16:46:44

Dernière modification le : mardi 11 avril 2023-15:16:28

Fichier non déposé

Dates et versions

hal-01372838 , version 1 (27-09-2016)

Identifiants

  • HAL Id : hal-01372838 , version 1

Citer

Hayder Mrabet, Zied Marrakchi, Pierre Souillot, Habib Mehrez, André Tissot. Performance Improvement of FPGA Using Novel Multilevel Hierarchical Interconnection Structure. ReCoSoC 2006 - 2nd International Workshop on Reconfigurable Communication-centric Systems-on-Chip, Jul 2006, Montpellier, France. pp.117--123. ⟨hal-01372838⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UPMC CNRS LIP6 LIP6-CIAN SORBONNE-UNIVERSITE SU-SCIENCES
93 Consultations
0 Téléchargements

Partager

More