Plateforme matérielle–logicielle à bas coût pour l'émulation de fautes
Abstract
Nous présentons les premiers développements d'une plateforme matérielle–logicielle d'émulation de fautes basée sur un réseau de cartes FPGA avec processeurs multicoeurs embarqués et un serveur pour les outils de CAO.
Fichier principal
article-socsip-2016.pdf (328.15 Ko)
Télécharger le fichier
poster.pdf (692.16 Ko)
Télécharger le fichier
Origin : Files produced by the author(s)
Origin : Files produced by the author(s)