Implémentation matérielle d’un dispositif de vérification en ligne sur un SoPC
Résumé
Ce papier présente notre travail sur l’implémentation
d’un dispositif de vérification en ligne pour la surveillance
d’une application qui s’exécute sur un SoPC (System on
Programmable Chip). Le but est de vérifier que l’exécution
de l’application est conforme à un ensemble de
propriétés. Cette vérification est réalisée par des moniteurs
implémentés sur le FPGA du SoPC. Ces moniteurs
sont générés à partir de spécifications qui traduisent le
comportement du système exprimé dans le langage formel
ptLTL (past-time Linear Temporal Logic).