Lors de la conception d'un système sur puce (system-on-chip), il est nécessaire de disposer d'un modèle de haut niveau d'abstraction permettant la simulation de ce système. En plus des modèles RTL (register transfer level) précis, mais lents à simuler, existent aussi les modèles TLM (transaction level modeling) en SystemC, moins précis mais beaucoup plus rapides en simulation. La complexité des systèmes conçus allant croissant, il n'est plus trivial d'analyser et de comprendre les modèles SystemC qui les représentent. De plus, les nombreuses lignes de code proviennent généralement d'équipes différentes, et il est impensable pour une seule personne ou équipe d'avoir une compréhension précise de l'ensemble du code. En revanche, il est nécessaire de pouvoir comprendre le déroulement d'une simulation d'un point de vue plus abstrait, ainsi que le fonctionnement global d'un modèle, afin de pouvoir le développer, le valider et l'utiliser. Enfin, la complexité croissante de ces systèmes induit un temps de simulation plus long, qui doit être réduit au possible. Nous présentons ici un outil, SycView, permettant de visualiser le profil d'une simulation SystemC. Grâce à cet outil, il est possible à la fois, de visualiser de manière abstraite le déroulement d'une simulation, ainsi que d'accéder à des mesures détaillées (par exemple de temps d'exécution) afin d'aider à détecter les problèmes.