Gestion des zones en fautes d’une architecture reconfigurable lors du placement des tâches matérielles
Résumé
Management of fault is a crucial challenge for electronics devices and in particular, it is necessary to be able to isolate faults in the context of reconfigurable circuit. Indeed, if a fault appears in an FPGA, a large part of the circuit can be unusable and this situation can be unacceptable for the application. The objective consists then in trying to isolate the fault and try to reduce the unusable area as small as possible. To address this issue, we define a Dynamic Fault Localizaion Model which is dynamically updated during the execution of the application. The computation of area in fault, and the statistic of fault, we explain how the model can help the operating system to decide which place can be used for task configuration.
La gestion des fautes dans les circuits numériques est un point de plus en plus crucial qui nécessite des techniques de détection et d’isolation de celles-ci permettant d’assurer au mieux les fonctionnalités des applications. Pour les circuits FPGA reconfigurables dynamique- ment, les fautes dans la partie opérative peuvent engendrer l’impossibilité d’utiliser des grandes zones du circuit, il est donc important de pouvoir proposer des techniques permettant de réduire la zone inutilisable et de conserver un maximum de ressources reconfigurables disponibles. Ce papier propose une gestion à haut niveau du placement des tâches en tenant compte des fautes détectées et en profitant du placement des tâches pour isoler au mieux ces fautes. La technique utilisée est basée sur un modèle ”statistique” de localisation des fautes, modèle sur lequel se base l’ordonnanceur pour positionner spatialement les tâches au sein du FPGA